# ⑬日本国特許庁(JP)

10 特許出願公告

#### 報(B2) 公 ⑫特

昭61-43742

Mint Cl.4

識別記号

厅内整理番号

昭和61年(1986) 9月29日 **2949公告** 

G 06 F 12/08

12/12

B-8219-5B R-8219-5B Z-8219-5B

発明の数 1 (全33頁)

❷発明の名称 周辺データ記憶システム

> 願 昭58-10024 ②特

69公 贈 昭58-147880

昭58(1983)1月26日 **29**HH 斑

**母昭58(1983)9月2日** 

優先権主張

@1982年2月24日@米国(US)@351835

マイケル・ハワード・ 明者 分発

アメリカ合衆国アリゾナ州ツーソン・ノース・タヌリ・ド

ハータング ライブ3865番地

ジエラルド・エルスワ の発 明者

アメリカ合衆国アリゾナ州ツーソン・チャツクワゴン・サ

ークル11373番地

インターナショナル・ の出・頭・人

アメリカ合衆国10504ニユーヨーク州アーモンク(番地な

L)

ビジネス・マシーン ズ・コーポレーション

ース・テイラー

孝一 の代 理 人 弁理士 頓宮

外1名

裕二 審査官 谷

1

2

## の特許請求の範囲

1 それぞれ多数のデータ記憶領域を含むキャツ シュ及びバツキング記憶装置と、上記キャツシユ 及びバッキング記憶装置の間でデータを転送する 転送手段とを有する周辺データ記憶システムにお 5 データ・ブロツクヘグループ化する手段とを具備 いて、上記キヤツシユのデータ記憶領域の中で、 上記パツキング記憶装置に記憶されたデータに対 応してデータを記憶しているデータ記憶領域であ ることを表示するエントリイ、及びキャツシユに 記憶されたデータが上記パツキング記憶装置に記 10 更に具体的には、そのような階層において上位レ 憶された対応するデータから変更されているかど うかを示す変更表示を含むキャッシュ置換制御り ストを保持する手段と、上記キヤツシュ置換制御 リストにおいて間もなく置換されるべき最初の部 に記憶されたデータの中で変更されたデータを含 tr最初のデータ記憶領域を識別する第1の走査手 段と、上記キャツシュ置換制御リスト及び上記第 1 走査手段へ接続され、上記最初のデータ記憶領 ストの残りの部分を走査して、上記最初のデータ 記憶領域に記憶されたデータと所定の関係を有す るデータを記憶したデータ記憶領域を識別する第

2の走査手段と、上記転送手段及び上記第1及び 第2の走査手段へ接続され、上記識別されたデー タ記憶領域に記憶されたデータを、上記キヤツシ ユから上記パツキング記憶装置へ転送されるべき する周辺データ記憶システム。

#### 発明の詳細な説明

## (本発明の分野)

本発明は多重レベルのデータ記憶階層に関し、 ベルから下位レベルヘデータを転送することに関 して、そのような階層を制御することに関する。 (先行技術の説明)

周辺データ記憶階層は、Edenその他による米 分を走査して、上記キャツシュのデータ記憶領域 15 国特許第3569938号によつて示唆されるように、 みかけの記憶装置を与えるため、多年の間使用さ れてきた。Edenその他の数示によれば、要求時 ページング又はリクエスト・システムにおいて は、データを高速記憶装置(バツフア)へ貯蔵す 域が識別された後に、上記キャッシュ置換制御リ 20 ることによつて、周辺記憶システムは大容量を有 する外観をとることができ、かつデータへの高速 アクセスが可能となる。この高速アクセスは、バ ツキング・ストアによつて可能となるアクセスよ

りも早い。更に、Edenその他の数示によれば、 パツキング・ストアは磁気テープ・レコーダや磁 気ディスク・レコーダのように保存性のデータ記 憶装置であつてよく、前面ストアは磁気コア・メ 技術の進歩にともなつて、前面ストアは、現在典 型的には半導体型のメモリ素子から作られてい る。米国特許第3839704号は、他の形式の記憶階 層を説明している。

証することである。即ち、中央処理ユニット (CPU) 又はデータ処理装置のようなユーザから 受取られたデータは、正確に、又はエラーが存在 する旨の表示とともに供給ユニットへ戻されねば 記憶装置のためにデータを高レベルから低レベル へ移動させるとともに、高レベルでデータを制限 して他のデータを高速アクセスに備えて記憶させ ることが通常の典型的なやりかたである。米国特 ング・ストアへ変化したデータを複写する技術を 教える。米国特許第4077059号は、所定の条件の 下で複写データを戻す技術(コピーバツク)を教 える。そのようなコピーバック動作は記憶階層の 効率的時間を消費する。即ち、コピーバックされ 25 るデータが多いと、現用ユニットによるデータの アクセスは能率が悪くなる。この問題は、米国特 許第3588839号によつて部分的に解消することが できる。この米国特許は、高レベル記憶ユニット から低レベル記憶装置へコピーバツクされるデー 30 イン・メモリが使用されてきた。即ち、メイン・ タを、変更されたデータに限る技術を教えてい る。即ち、バツキング・ストアに記憶されたデー タと、前面ストアに記憶されたデータとの間に不 一致がある場合にコピーバックが行なわれる。

Eden その他による米国特許第3569938号によれ ば、1個の高速ストアがいくつかのユーザにサー ビスを与える。米国特許第3735360号は、各プロ セツサがそれ自体の高速ストア又はキャッシュを 憶階層の効率は、所定のデータをキャッシュ又は 高速記憶機構へ貯蔵するために使用されるアルゴ リズム及び制御機構によって影響を受ける。米国 特許第3898624号は、バツキング・ストアから前

面ストア(又はキヤツシユ)ヘデータを取出す時 間変化が、現用CPUで実行されているプログラ ムに従つて、コンピュータ・オペレータによつて 選択される技術を示す。このように、キャッシュ モリの如く排持久性のものであつてよい。メモリ 5 又は階層の上位レベルに存在するデータはCPU によつて必要とされるデータであり、必要とされ ない余分のデータはキャッシュに存在させないよ うにして、多くの有用なデータが高レベルの記憶 機構に配憶されるようにすることが望まれる。こ 記憶階層の重要な局面は、データの完全性を保 10 れらの動作は、全く複雑となる。従って、記憶階 層をどの程度良好に管理するかを評価するため、 記憶階層の評価プログラムが使用されてきた。米 国特許第3964028号及び第4068304号は、これらの 目的を達成するため、記憶階層の効率を監視する ならない。従つて、記憶階層においては、保存性 15 技術を開示している。それでもなお、各種の記憶 階層において、データの完全性を確保しつつ、最 適の効率を達成するため多くの技術的改善がなさ れねばならない。記憶階層に関する多くの改善 は、現用CPUへ接続されたキャッシュ及びメイ 許第4020466号は、髙レベル・ストアからバツキ 20 ン・メモリの組合せについてなされてきた。メイ ン・メモリとキャツシュを組合せる原理は、最初 Edenその他によつて示唆されたように、周辺シ ステムのデータを貯蔵しかつバツフアリングする ことと関連して教示されてきた。Edenその他に よる教示は、ホスト・プロセツサの外部でデータ を貯蔵するか又はバツフアリングすることに関す る。勿論、Edenその他の以前においても、CPU のために磁気テープ及びディスク・ユニツトから のデータをパツフアリング又は貯蔵するため、メ メモリは、CPUの作業メモリとして使用される のみならず、周辺装置のバツフアとしても使用さ れた。

ある種のデータ記憶システムはユーザ・データ 記憶階層は種々の形態を有する。例えば、35 を記憶し、また他の種のデータ記憶システムはベ ージング及びスワツピング・データを記憶する。 これらのデータは、ページングないしスワッピン グ・プログラム・データ・セツトと関連して使用 されることができる。このようにページング・ス 有することが可能である技術を教える。更に、記 40 トアの例は、IBM2305固定ヘッド記憶装置であ る。この装置は、IBM社から出版された 「IBM2835固定ヘッド記憶制御装置及びIBM2305 固定ヘツド記憶装置の参照マニュアルト (Reference Manual for IBM2835 Storage

をバツチしたりグループ化したりする技術を教示 していない。 (本発明の要約)

6

Control and IBM2305 Fixed Head Storage Module) に説明されている。この周辺データ記 憶システムは、記憶されたデータへ迅速にアクセ スする磁気記憶ドラムを含む。磁気記憶ドラムの 記憶容量は制限されているので、より大きな容量 5 を必要とするより大型のホストは、IBM2305固定 ヘッド記憶装置が最大の効率を発揮できるほど効 率的に使用することができなかつた。足りない容 量は、デイスク型の直接アクセス記憶装置によつ トが使用される場合、即ち、ホストと周辺メモリ との間で大量のシーケンシャル・データ・セツト が迅速に転送される場合に、上記のような問題が 生じた。効率を犠牲にすることなく、記憶容量の 代えて階層記憶装置を使用することができる。

ランダム・アクセス排持久性前面ストアと DASDパツキング・ストアとを有するデータ記憶 階層において、前面ストア(キャツシュ)と れねばならない。その場合、単純にして効率的な データ転送グループ化機構が、ホストの介入なし にそのような転送に必要な時間を減少させるため に望まれる。特に、キャツシユの記憶スペースが キャッシュからのDASDヘデータを移すことが望 まれる。キャツシュからDASDへ、スペースが必 要とされる前に、変更されたデータを移す技術 は、1981年5月のIBM技術開示報告第23巻12号の Technical Disclosure Bulletin, Volume 23, No.12、May 1981)。この文献の記事によれば、 LRU (least recently used) - MRU (most recently used) リストにおいて変更されたデー ユ) からバツキング・ストアへ、変更されたデー タの復写を転送して、置換アルゴリズムが呼出さ れた時、データがキャシュからパツキング・スト アへ転送される必要がないようにするためであ 働かせるため、LRU端部からLRU-MRUリスト を走査して、キャツシュからDASDデータを転送 する技術を教えている。しかし、それは、データ のブロック転送を実行するため、関連したデータ

本発明の目的は、データ記憶階層のために、効 率的なデータ・グループ化制御装置を提供するこ とである。

本発明に従えば、キャツシユ(通常、非持久性 を有する)置換オーバレイ制御リストが維持され る。そのようなリストは、LRUに基いているこ て補われた。特に、スワツピング・データ・セツ 10 とが望ましいが、他の基準を使用してもよい。所 定時間の間に、パツキング・ストア(保存性を有 する)へ移動されるべきキャツシュ中の変更され たデータを発見するため、キャツシュ置換オーバ レイ制御リストが走査される。バツキング・スト 制限を除くため、IBM2305固定ヘッド記憶装置に 15 アはDASDであつてよい。キャッシュ置換オーバ レイ制御リストは、前面ストアにおけるアドレス 可能記憶スロットの全ての所定の百分率である利 用可能閾値(可用閾値)を有する。キャツシュ置 換オーバレイ制御リスト上のスロツトであつて可 DASDとの間のデータ転送は適当にグループ化さ 20 用閾値より下のスロツトが走査されると、キヤツ シュからDASDヘデータ転送が開始される。その ような転送を開始する前に、第2のより高い閾値 (グループ化閾値又はバツチ閾値と呼ばれる) の 下にあるキヤツシユの全てのデータ・スロツトが 他のデータを記憶するために必要とされる前に、25 走査される。それは、キャッシュ内の所定の限界 に至るまでの全てのデータについて、変更されか つパツキング・ストアの同じアクセス遅延境界内 に存在するデータを決定するためである。DASD において、遅延境界は、トラツクの1つのシリン 5426 頁及び 5427 頁に 記載されている (IBM 30 ダからトラックの他のシリンダへ切換えられる。 所定の限界は、キャツシュへの(及びキャツシュ からの) データ転送特性によつて決定される。1 度、関連したデータ・ブロツクの全てが決定され ると、それらデータ・ブロックは1つの待ち行列 タが走査される。それは、前面ストア(キャツシ 35 ヘグループ化される。次いで、データ転送が開始 される。

本発明の第2の局面に従えば、放棄リストが維 持される。放棄されるベきデータ・ブロックを発 見するため、先ず放棄リストが検査される。デー る。この先行技術は、置換アルゴリズムを有効に 40 夕書込転送を開始する前に、放棄されるべきブロ ツクの全てが先ず放棄される。このようにして、 キャッシュのアドレス可能記憶領域は、第1に放 棄されることのできるデータに基いて、第2にバ ツキング・ストアに記憶されねばならないデータ

に基いて、データ記憶のために割当可能とされる か、又は自由に(解放)される。 〔実施例の説明〕

ここで図面を参照する。これらの図面におい て、同一の番号は同一の構成部分を示す。階層周 5 辺データ記憶システム10は、ホスト・プロセツ サ(以下、ホストともいう)11のためにデータ 信号を受取り、それを記憶し、又はそれを供給す るため、ホスト11へ接続される。記憶システム 10の典型的アプリケーションにおいて、ホスト 10 ドレスされることができる。そのような複数アド 11は中央処理ユニット(CPU)を含む。他の アプリケーションにおいて、ホスト11は1つの 仮想計算機であつても、ハードウェアCPUの上 で走る1組の仮想計算機であつてもよい。更に、 ホスト11は多重プロセツサであつても、付加プ 15 ては、4 つの論理アドレスの1 つを指定して ロセツサなどを有する単一プロセツサであつても よい。本発明は非常に多様な記憶システム10に 適用することができるが、望ましい実施態様とし ては、データ・セツトのページング及びスワッピ ングを処理するページング周辺データ記憶システ 20 る。この場合、ホスト11は、あたかも記憶シス ムに応用する場合もある。概して、そのようなペ ージング及びスワツピング・データ・セツトは、 ホスト11のためにプログラム・データ・セツト を記憶することに関連している。そのような楊 合、記憶システム10は、通常、単一のホストへ 25 装置アドレスによつて改善されるように、階層シ 付加される。しかし、一般的アプリケーションの 周辺記憶システムは、複数のホストへ付加される ことができる。本発明は、周辺データ記憶システ ムのいずれの型式に対しても適用することができ

記憶システム10とホスト11との間の通信 は、複数の [/〇接続 12-15を介して実行さ れる。I/O接続12-15は、IBMシステム/ 370の入出力週辺チャンネルに従つて構成され サブチヤンネルと呼ばれる)は周知であるから、 これ以上説明しない。記憶システム10は、複数 のDASD16(D0, D1と表示される)を含む 低位(又はバツキング)記憶装置部分を有する。 実行されるデータのアクセス及び記憶の全ては、 DASD16をアドレスすることによつてなされ る。このアドレシングは、チャンネル指令ワード (CCW) 19及び1/O接続12-15のアーキ

テクチャーを使用することによつて達成される。 典型的には、チヤンネル指令ワード19は、アド レス・パイト20を含む。アドレス・パイト20 は、指令を受取るべき制御ユニット(CU)を指 定する複数のビツトを含む。第2群のビットは、 アクセスされるべきDASD 16を独特に指定す る。記憶システム10において、DASD16の 各々は復数の論理装置アドレスを有する。例え ば、装置DOは4つのアドレスの1つによつてア レシングは、IBM2305固定ヘッド記憶装置におい て、制限された範囲で実行されてきた。各装置に 対する論理アドレスはアドレス・バイト20の他 のビットによつても表示される。本実施例におい DASD 1 6 をアドレスするため、2 つの論理装置 アドレス・ビットがホスト11によつて使用され るものと仮定する。即ち、アドレス・ビット00 は、DASD16に対する直接アクセスを指示す テム10が階層システムではないかの如く、 DASD 1 6 に関して動作する。アドレス・ピット が01、10、11に等しい時、後述するように、 DASD 1 6 のみかけの効率がそれらの 3 つの論理 ステムがアクセスされ、DASD16からデータが 取出され、又はそこへデータが与えられる。

CCW 19の第2のバイトは指令バイト 21で ある。指令バイト21は、どのような機能が実行 30 されるべきかを、記憶システム 1 0 へ指示するコ ードを含む。例示された指令SPPは、ページン グ・パラメータ・セツト (モード・セツト) 指令 である。第3のバイトは指令修飾バイト22であ る。指令修飾バイト22は複数の制御フィールド る。そのような1/〇接続(通常、システム及び 35 を有し、これらの制御フィールドは、記憶システ ム10に対して、指令バイト21で示された指令 を実行するための各種のモードを表示する。例え ば、1つのビットSEQは、記憶システム10に 対して、来たるべき転送動作で転送されるべきデ 記憶システム10に関して、ホスト11によつて 40 ータがシーケンシャル・データであることを知ら せる。バイト22のSEQビツトがシーケンシャ ル・データであることを示す時、追加の指令修飾 バイト (図示されず) がCCW 1 9 に含まれる。 この指令修飾パイトは、DASD 16からホスト 1

1へ(又は、この逆方向へ)シーケンシャルなデ ータ・セットとして転送されるベきデータ・ブロ ツク又はデータ・セグメントの数を示す。そのよ うなシーケンシャルなデータ・セツトは、ページ タ・セツトと呼ばれる。更に、バイト22はRD ビットによつて「読出し及び放棄」を指定するこ とができる。これは、1度ホスト11が階層シス テムからデータを取出した後は、そのデータはキ する。DASD16にあるデータは保存される。更 に、他の制御ビットを使用することができる。

データ記憶階層は、半導体ランダム・アクセス 型のシステム・ストレージ30を含む。システ ム・ストレージ 3 0 はDASD 1 6 のためのキャツ 15 る指令パイト 2 6 を含む。同じ指令に対するコー シュ40を有する。キャツシング(貯蔵)原理は 周知であるから、DASD16に対するキャツシュ 40の目的及び意味は詳細に説明しない。制御機 構31はホスト11から周辺指令を受取り、かつ 論理装置アドレスの1つを使用してDASD16へ *20* ネル・アダプタ32を介してホスト11から制御 アクセスするとともに、他の3つの論理装置アド レスに基いてキャッシュ40とアクセスする。デ ータは、キャッシュ 4 0 とDASD 1 6 との間で、 ホスト動作に関して非同期的にかつ自動的に記憶 システム10によつて転送される。その転送は*、25* たロケーションを指定する。ICWでは、論理ア ホスト 1 1 とDASD 1 6 との間のデータ転送と同 じ原理に基いて達成される。例えば、ホスト11 は、直接モードにおいて、チャネル・アダプタる 2(個別的にCAA、CAB、CAC、CADと示され る)、バス70、直接アクセス・コントロール 30 たロケーションを指定するのみならず、シリン (DAC) 5 Bによつて制御されるデータ回路 3 3、装置アダプタ34、及び装置制御アタツチメ ント (DCA) 35を介してDASD 16ヘアクセス する。受取られたCCW 19は制御機構31によ データ・フローの方向が決定されるとともに、こ の種の周辺データ記憶装置を制御するための他の 機能が決定される。このような機能は周知であ る。キャッシュ40とDASD16との間の関係 係に等しい。即ち、ホスト11は一連のCCWに よつて制御機能を実行するが、制御機構31は複 数の内部制御ワード(ICW)を使用して、キャ ツシュ40とDASD16との間のアクセスを実現

する。ICWは、後に説明するように、CCWと同 じような構成を有する。CCW 19に関してICW 2 4を変更することによつて、データ転送動作の 或る程度の効率性が達成される。制御機構31は ング環境においてしばしばスワツピング・デー 5 キャツシユ・アクセス・コントロール (CAC) 6 1を含む。CAC 6 1 はシステム・ストレージ 30を動作させ、ICW24を使用しかつ直接ア クセス・コントロール(DAC) **56**を介して DASD16にアクセスする。チャネル・アダブタ ヤツシュから放棄されることができることを意味 10 32に代つて、リンケージ・ポート (LKP)・レ ジスタ 2 5 がCAC 6 1 とDAC 5 6 との間の転送 を実現する。LKPレジスタ25については、後 に第3図に関して説明する。

ICW 2 4 は、CCWの指令パイト 2 1 に対応す ドは同一であることに注意すべきである。追加の 指令が与えられてもよく、またCCW指令の或る ものは無くてもよい。指令修飾バイト27は連鎖 制御ビット Cを含む。このビットは、通常、チャ 機構31へ与えられる連鎖表示と置換される。ホ スト11によつて与えられる連鎖表示は、抑制ア ウト・タグ信号である。ICW 24のアドレス・ バイト23は、DASD16のアドレスの記憶され ドレスは使用されない。事実として、制御機構3 1は、記憶階層へ与えられた論理アドレスの全て を、実際の装置アドレス・ビットへ変換する。ア ドレス・パイト28は、装置アドレスの記憶され グ・アドレス(C)、ヘツド・アドレス(トラツク・ アドレス)(H)、レコード・アドレス(R)を指 定する。ブロック・アドレスの中にあるデータ・ レコードは、大部分のデイスク記憶装置をアドレ つて解釈され、ホスト11とDASD16との間の 35 スする時に使用されるセクタ・アドレスに対応す る。実施例において、1本のトラツク(Hアドレ ス)の上に4つのレコードが与えられる。従つ て、レコード・アドレスは1、2、3、4であ り、これらは基準の回転地点に関してディスクの は、実質的にホスト 1 1 とDASD 1 6 との間の関 40 0°、90°、180°、270°の方向に対応する。設 計パラメータによつて、直交する方向とは異つた 実際の回転方向を指示するようにしてもよい。受 取られたレコード・アドレスは、全て4つの回転 レコード・アドレスの1つへ変換される。

キャツシユ40は、チャネル・アダプタ32及 びパス41を介してホスト11との間でデータ信 号を転送する。同様に、データ信号は、DASD! 6とキャツシュ40との間で、データ回路33及 びパス42を介して転送される。キャツシュ40 5「アドレス及び指令」評価器 (ACE) 50は、ホ とホスト 1 1 又はDASD 1 6 との間で同時的転送 が望まれないならば、バス41及び42が1本の バスへ結合され、このバスがデータ転送によつて 時分割される。数メガバイトを含む比較的大きな る場合、キャツシユ・アクセス・コントロール6 1が、バス64を介してハツシュ回路44へ、装 置アドレス、シリンダ・アドレス及びレコード・ アドレスCHRを送る必要がある。マイクロコー ドによつて機能が実行されてよいハツシュ回路 4 15 は、バス 5 5 を介して指令信号を直接アクセス・ 4は、DASDアドレスをハツシュ・クラス・イン デイケータへ変換する。キャツシュ40の記憶容 量はDASD16よりはるかに小さいから、アクセ スを容易にするため、DASD 16のアドレス範囲 は、ハツシユ・クラスと呼ばれるクラスへ集中さ 20 ることができる。直接アクセス・コントロール せられる。分散指標テーブル (SIT) 45は、ハ ツシュ回路44によつて限定されるクラスの各々 について1つのレジスタを有する。分散指標テー ブル45にあるレジスタの内容は、登録簿 (DIR) 43に対するアドレス・ポインタであ 25 即ち、シーケンシャル・データ・セツトは、最小 る。登録簿 4 3 は、DASD 1 6 をアクセスするた めに使用されるアドレスDCHRを含む。データが キャッシュ40に記憶される時、DASD16へ DCHRアドレスとキャッシュ40のアドレスと が、登録簿43のエントリイ・レジスタに記憶さ 30 のデータ・ブロックがキャッシュ40の中に維持 れる。複数の装置アドレスが1つのハツシユ・ク ラスに対応するから、ハツシュ法を用いてキャツ シュ40を走査するには、所与のハツシュ・クラ ス内のエントリイ・レジスタを走査すればよいよ うに、単一的にリンクされたハッシュ・クラス・ 35 つて、3つのバス60の1つを介して、受取つた リストが登録簿 43のエントリイ・レジスタ中に 設けられる。登録簿 4 3 の内容に基き、キャッシ ユ40は既知の手法を用いてアクセスされる。も し関連したエントリイが登録簿43の中に発見さ れなければ、キャッシュ・ミスが生じる。これ 40 ータを論理装置制御ブロック (LDCB) レジスタ は、キャツシュ・アクセス・コントロール61に よつて、ホスト11からデータを受取るためキャ ツシユ40の中でスペースを割当てるか、ICW 2 4 及びリンケージ・ポート・レジスタ 2 5 を用

いてDASD 1 6からデータを転送することを必要 とする。

更に、制御機構31は、ホストへ接続される制 御ユニツトの通常の制御部分を含む。例えば、 スト11から指令信号を受取りかつ状況信号をホ スト11へ与えるため、バス51,52,53, 54を介してチャネル・アダプタ32と通信す る。「アドレス及び指令」評価器 5 0 はCCW 1 9 メモリであるようなキャッシュ40にアクセスす 10 を評価し、かつ命令された機能を実行するよう記 億システム 10 へ命令を与えるとともに、連鎖条 件を表示し、また記憶システムの他の部分から状 況信号を受取つてそれをホスト 11へ送る。直接 モードでは、「アドレス及び指令」評価器50 コントロール56へ与える。従つて、データ信号 は、既知のDASD周辺記憶装置手法を使用するこ とにより、データ回路33と適当なチャネル・ア ダプタ32との間で、バス70を介して転送され (DAC) 5 6 がその機能を実行する時、DAC 5 6 は通常の方式に従つてデータ回路33を制御す る。

> データ記憶装置の動作は階層的に実行される。 サイズのキャッシュ及び最小の割当制御動作を使 用してキャツシュ40の中に置かれる。また、デ ータの順次性は効率的な方法で維持され、かつホ スト11の動作要件を満足させるため、十分な数 される。「アドレス及び指令」評価器 (ACE) 5 0が、アドレス・バイト20の中にある論理装置 アドレスを受取つた時、記憶階層へのアクセスを 指示するため、ACE 5 Oは、論理アドレスに従 指令信号をキャツシユ・アクセス・コントロール (CAC) 61へ与える。3つのバスは、キャッシ ユ40のそれぞれのアクセスを指示する論理バス である。CAC 6 1 は、受取つた指令及び修飾デ 62に記憶する。装置の各々について3つの論理 装置アドレスがあることを想起されたい。従つ て、もし8個のDASD16があれば、24個の LDCBレジスタ62がある。

各論理装置の識別情報及び動作状況は、論理装 置制御ブロック・レジスタ62の1つに保存され る。論理装置へのアクセス(これは、キヤツシユ 40の中のレジスタを装置アドレスへ割当てるこ 至るアドレス・バス64を介して行なわれる。シ ーケンシャル・データ及びDASD 16に対するシ ーケンシャル・アドレス(CHR部分)が処理さ れる或る場合には、分散指標テーブル45にある 連続したレジスタをアクセスすることができる。10 ツシユ・アクセス・コントロール61のために、 従つて、キャツシユ・アクセス・コントロール 6 1は、ハツシュ回路44における遅延を避けるた め、バス65を介して分散指標テーブル45にア クセスする。この動作は、シーケンシャル・デー タが処理されている時、ホスト11に対する記憶 15 中で使用されることができる。 システム1日の応答を早める。

キャツシユ・アクセス・コントロール61が、 読出リクエストについて、登録簿43のハツシ ユ・クラスを探索した結果、ミス表示信号を受取 ると、DASD16からキャッシュ40へのデータ 20 む。キャッシュ40のヒットを生じたDASD16 転送リクエストが、バス66及びリンケージ・ポ ート・レジスタ25を介して直接アクセス・コン トロール (DAC) 56へ与えられる。バス66 上の信号は、そのリクエストに対してDAC56. の注意を向けさせ、かつICWがリンケージ・ポ 25 が改善される。即ち、登禄簿43はシステム・ス ート・レジスタ25を介してアドレス可能である ことを教える。後に明らかになるように、実施例 において、リンケージ・ポート・レジスタ25は マイクロコード・リンケージ・ポート・レジスタ れがCCW 1 9 に対して応答するように、ICW 2 4へ応答する。リンケージ・ポート・レジスタ2 5を介してリクエストされたデータ転送 (DASD 16からキャッシュ40へ)が完了すると、直接 キヤツシユ・アクセス・コントロール61へ状況 信号を与える。その時点で、キャツシュ40はホ スト11で利用可能なデータを有する。書込ミス が起ると、通常、キャツシユ40のスペースが割

更に、キヤツシユ・アクセス・コントロール6 1と直接アクセス・コントロール56との間の通 信は、バス68を介して行なわれる。このような

通信は、メツセージ・データをリンケーン・ポー ト・レジスタ25に記憶することを含む。DASD 16は複数の論理装置アドレスを介してアクセス されるので、1群の待ち行列レジスタ(Q) 6 g とによつて表わされる)は、ハツシユ回路44へ 5 は、キヤツシユ・アクセス・コントロール61に よつてリクエストされた、装置に関連した動作を 待ち行列として含む。このようにして、直接アク セス・コントロール56は、論理装置アドレスに よるリクエストに関与せず、ホスト11又はキャ 直接アクセスDASDモードで動作することができ る。このようにして、直接アクセス・コントロー ル56は階層システムと関連して使用されるのみ ならず、階層構成をとらない周辺記憶システムの

更に、キャツシユ・アクセス・コントロール (CAC) 61は、他の制御機構を含む。例えば、 ADEBレジスタ16は、CAC61が現在一緒に 動作している登録簿43の1つのエントリイを含 のアドレス、又はキャッシュ40の1部はホスト 11によつて与えられるデータへ割当てられる。 レジスタ76にエントリイを置くことによつて、 キャツシユ・アクセス・コントロール61の動作 トレージ30の1部であり、レジスタ76にアク チブなエントリイを入れることによつて、システ ム・ストレージ30は解放され、制御機構31か ら独立して、バス41及び42を介して、データ である。直接アクセス・コントロール56は、そ *30 を*転送することができる。装置バツフア (DEV BUF) レジスタ77は、DASD16に関連した制 御情報を含み、直接アクセス・コントロール56 を介してアクセスを設定する場合に、キャツシ ユ・アクセス・コントロール61によつて使用さ アクセス・コントロール56はバス67を介して 35 れる。このようなレジスタは、マイクロコード実 施例中の書込可能制御ストア中に設けられる。レ ジスタフフは単に制御ストア中の割当てられた部 分であり、データ構造は指定されない。バツフ ア・シーケンス・テーブル (BST) 78につい 当てられ、次いでホストからデータが受取られ 40 ては、第3図を参照して後に説明する。BST 7 8は、バス42を介してデータ・ブロツクのシー ケンスとして転送される各データ・ブロツクのた めに、登録簿43に対するポインタを含む。ま た、BST 7 8 は、シーケンシャル転送の間に、

どの登録簿指標がキャッシュ40のアクセスに使 用されるべきかを決定する走査制御機構を含む。 このようにして、シーケンシャル転送はアドレス の設定を必要とせず、後に明らかになるように、 く迅速に転送される。チャネル制御ブロツク (CCB) レジスタ63は、チャネル・アダプタ3 2を介して現在実行されつつあるデータ転送につ いての制御情報を含む。自由ブロック・リスト (FBL)・レジスタ79は、キャツシユ40のア 10 ドレス可能記憶領域(ブロツク・スロツトなど) のいずれが、ホスト11又はDASD16から来る データ信号を受取りかつ記憶するために、現在割 当て可能であるかを決定する。本発明の1つの目 トリイを含むようにすることがである。

登録簿43はキャツシュ置換LRUリスト46 を含む。リスト46は、置換制御に備えて、キャ ツシユ40のアドレス可能領域のリストを配列す の詳細は第4図に示される。説明の順序として、 本発明を容易に理解させるため、リスト 4 6 は第 1図の下方にも示される。リスト46は第1の部 分47及び第2の部分48を有する。第1の部分 更されたかどうかを示す(ビツト1は変更、ビツ トOは変更なし。Mビット。)。アドレス可能領域 は、ホスト11によつてチャネル・アダプタ32 を介して最も最近時に使用された(MRU)順序 ドレス可能記憶領域の中で、最も最後に参照され た領域が、最も最近時に使用されたアドレス可能 記憶領域である。そのような記憶領域は、LRU リスト 4 6 の中でMRU-0 としてリストされ ユ・アドレスによつて指定されたMRU-0は変 更されている。即ち、最後の参照動作は書込みで あつた。同様に、次の「最も最近時に使用され た」アドレス可能記憶領域はMRU-1である。 て、キャツシュ40の中のデータは、対応する DASD 16に記憶されたデータとは異つている。 しかし、第3の「最も最近時に使用された」アド レス可能記憶領域は、対応するDASD 1 6 に記憶

されたデータと同じデータをキャッシュ40に記 憶されている。使用時点が新しくない記憶領域 は、最も使用時点が新しくない記憶領域LRU+ 0に至るまで、順序に配列される。従つて、次の DASD16からのブロツクが中断を生じることな 5 「最も使用時点が新しくない」記憶領域はLRU+ 1である。以下同様である。大型のキャッシュ4 0では、例えば何千という多数のエントリイが LRUリスト46に存在することは注意された

LRUリスト46の中で、LRU+0とLRU+N との間にある、キャツシュ40のアドレス可能記 憶領域の全ては、可用閾値49の下にある。 LRUリスト46が走査され、かつアドレス可能 記憶領域が変更されたデータを有することを、エ 的は、FBLレジスタ79が所与の最大数のエン 15 ントリイが表示する時、それぞれの変更されたア ドレス可能記憶領域のために、キャッシュ40に 記憶されたデータがDASD 16へ転送され始め る。第2の閾値は上位閾値(又はグループ化閾 値)57である。この閾値は、データをDASD1 る基準として、LRU法を使用する。リスト 4 6 20 6 ヘ単一のデータ・ストリームとして転送するた め、キャッシュ40のアドレス可能記憶領域から データをグループ化するために使用される。前述 したように、このグループ化は、所与のDASD1 6 における1 つのシリング (多くのトラツクを含 47は、アドレス可能領域に含まれるデータが変 25 む)に限定される。シリンダ上のトラツクは、全 て同じ半径位置にある。即ち、これらのトラック は、1群の変換器を半径方向に移動させることな く、電気的切換えによつてアクセスされることが できる。従つて、データ転送がLRU+0と可用 に従つてリストされている。キャツシユ40のア 30 閾値49との間の走査によつて開始される時、 DASD16へ書込まれるデータ・ブロックのグル ープをアセンブルするため、走査はグループ化関 値57まで続けられる。例えば、LRU+1はキ ヤツシユ40で最も使用時点の古い、変更された る。第1図に示されるように、例えばキャッシ 35 データ・ブロックであるとする。これは、複数の ブロックをDASD 16へ転送させる。例えば、 LRU+NはLRU+1と同じシリンダにあるとす る。従つて、LRU+Nは魯込みのためにLRU+ 1とグループ化される。可用閾値49の上にある 第1図では、MRU-1も変更されている。従つ 40 MRU-Mは異なつたシリンダにあるとする。従 つて、それはグループの外に置かれる。キャッシ ユ40にある他のデータ・ブロツク、例えばグル ープ化閾値57の下にあるMRUー(K+1) は変 更されており、かつLRU+1と同じシリンダに

٠. . s

あるものとする。グループ化閾値57の上方にあ るデータは、全てDASD16へ書込まれない。何 故ならば、使用時点が新しいため、近い将来、デ ータが再びホスト11によつて参照される可能性 **客込み参照であるかも知れない。従つて、グルー** プ化閾値57の上にあるデータをキャツシュ40 から移動させることは、不要なデータ転送とな る。これは効率を低下させる。

システム10がホスト11と共に現在動作してい る特定の動作特性に基いて選択される。これは、 閾値49及び57が或る時間の間で変化してもよ いことを意味する。大切な事は、先ず可用閾値 4 れることである。次に走査がグループ化閾値57 まで続けられると、DASD 1 6 ヘグループ・デー タ転送を開始するため、データ・ブロツクのグル ープ化が行なわれる。このグループ化は、DASD つてデータ転送の効率を高める。

第2図は、第1図に示した記憶システムの変更 例である。この変更例は制御機構31の中にプロ グラム化されたマイクロプロセツサ31Pを含 ータ回路33へ接続され、第1図の場合と同じよ うに動作する。バス41及び42は、それぞれチ ヤネル・アダプタ32及びデータ回路33からシ ステム・ストレージ30へ接続される。バス41 及び42は1つのバスへ結合されてよく、その場 30 ドレス及び指令」評価器50の機能を実行する 合、データ転送は1本のバスを時分割して使用す る。マイクロプロセツサ31Pは、データ回路3 3とシステム・ストレージ30との間でデータ転 送を制御するに当つて、バス71を介してデータ ステム・ストレージ30ヘアドレス信号及びシー ケンス制御信号を与える。複数のシステム・スト レージ・アドレス・レジスタ (SSAR) 58は、 システム・ストレージ30ヘアドレスを与える。 よい。マイクロプロセツサ31Pがシステム・ス トレージ30ヘアクセスする時、それはシステ ム・ストレージ30のアドレスをSSAR58へ与 えるだけでなく、システム・ストレージへアクセ

スする場合にどのSSARを使用すべきかを指示す る。1つのメモリに対して多重のアドレス・レジ スタを使用することは既知であり、従つてこれ以 上説明しない。SSAR 5 8 はシーケンシャル・デ が強いからである。そのようなデータの参照は、5 ータ・ブロックの各バーストのために設けられ、 マイクロプロセツサ31Pのキヤツシユ40のア ドレスをSSAR 5 8 ヘロードすることによつて、 システム・ストレージ30を起動する。従つて、 アドレスは、連続したシーケンシャル・ブロツク 可用閾値49及びグループ化閾値57は、記憶 10 の中間で、SSAR58ヘロードされる必要はな い。シーケンシャル転送の間、マイクロプロセツ サ31Pは、キャツシユ40とDASD16との間 でデータ信号の転送を開始するため、単にSSAR を参照するだけでよい。ここで注意すべきは、キ 9まで走査が実行されると、データ転送が開始さ 15 ヤツシュ 4 0 がシステム・ストレージ 3 0 の中で 所定のアドレス・スペースを有することである。 登録簿43は、異つた範囲のアドレスを有する。 SSAR 5 8 は、システム・ストレージ 3 0 のメモ リ・アレイの外に設けられた別個の電子レジスタ 16が選択されねばならない回数を減少させ、従 20 である。マイクロプロセツサ31Pは、バス51 - 5 4 を介してチャネル・アダプタ3 2 と通信す

マイクロプロセツサ31Pの動作は、制御スト ア73に記憶されたマイクロコード・プログラム む。バス7日は、チャネル・アダプタ32からデ 25 に従う。制御ストア73は書込可能であることが 望ましいが、1部が書込可能であつて、プログラ ムを含む他の部分は読出専用であつてよい。バス 74は、マイクロプロセツサ31Pを制御ストア 73へ接続する。制御ストア73の中には、「ア ACEプログラム50P、直接アクセス・コント ロール56の機能を実行するDACプログラム5 6P、キャツシユ・アクセス・コントロール61 の機能を実行するCACプログラム61P、記憶 回路33へ制御信号を与え、バス12を介してシ 35 システム10の動作に必要な他のプログラムであ るOPプログラム75がある。しかし、OPプログ ラム75は、本発明を理解するために必要ではな い。プログラム50P, 56P, 61Pによつて 記憶システム10を制御するため、マイクロプロ 例えば、8個又は16個のSSAR58が設けられて 40 セツサ31Pによつて使用されるデータを記憶す るレジスタとしては、CCBレジスタ63、LDCB レジスタ62、待ち行列レジスタ69、ADEBレ ジスタ16、SITレジスタ45、バツフア・レジ スタ11、LKPレジスタ25、及びBSTレジス

タ18がある。更に後述するように、FBLレジ スタ19、 Jカウンタ37、放棄リスト (DL) 38が使用される。キャツシユ40が非常に大き い場合、SITレジスタ45をシステム・ストレー ジ30に記憶することができる。効率を向上させ 5 るためには、SITレジスタ 4 5 にあるページを貯 蔵するため、1組のレジスタを制御ストア73に 予約しておくことができる。

第2図に示された記憶システム10の動作は、 第3図から第12図までを参照すれば、最も良く 10 れた周辺指令を実行する場合に遅延が必要である 理解することができる。第3図から第12図まで は、データ構造を詳細に示すとともに、本発明の 理解に必要なマイクロコードについてのマシン動 作流れ図を示す。第3図は、記憶システム10を 動作させるため、マイクロプロセツサ31Pによ 15 実行されることになる。 つて使用されるデータ構造を示す。LDCBレジス タ62は制御ストア73の中でデータ信号を含む 一連のレジスタであり、4つの部分より構成され る。最初の部分80は、基礎データ構造 (FOUND) 部分である。部分 8 D は、記憶シス 20 COUNTフィールド 1 D 2 は、シーケンシャル・ テム10の機能を一般的に限定するとともにサポ ートする。PPARMS部分81は、後に説明する セツト・ページ・パラメータ指令によつて設定さ れたページング及びスワッピング機能を限定する パラメータに関連している。CPARMS部分 8 2 25 ヤツシユ 4 0 を介してホスト 1 1 へ転送されるべ は、ホスト11によつて出されたセツト・セク タ・シーク・サーチID指令のような指令パラメ ータを含む。これらの指令は既知のディスク記憶 装置周辺記憶システムと組合せて使用される。 RPARMS部分 8 3 は、読出活動(即ち、DASD 30 BASE CYLフィールド 1 0 3 は、仮想計算機 16からキャツシュ40ヘデータ信号を転送する こと)をサポートするパラメータを含む。

部分80はODEフィールド90を含む。フィ ールド90は、装置終了(DE)信号が記憶シス テム 1 0 からホスト 1 1 へ送られるべきか否かを 35 数を含み、SECTORフィールド 1 0 6 に最後又 示す。CNL MASKフィールド91は、チャネ ル・アダプタ32のいずれが現在の指令を受取つ たか、即ち、論理装置がどのチャネルと提携関係 を有するかを示すビット・パターンを含む。 LDADDRフィールド92は、指令とともに受取 40 111は、DASD16からキャツシュ40への読 られた論理アドレスを指示するコードを含む。 CMDフィールド93は、第1図のバイイ21か ら取られたコードを含む。SEQフィールド94 は、第1図のバイト22から取られた内容を含

む。CCRフィールド95は、記憶システム10 によつてチャネル指令再試行 (CCR) 信号がホ スト11へ送られたかどうかを示す。キャッシ ユ・ミスがMISSフィールド96で表示される と、チャネル指令再試行信号がホスト11へ送ら れる。従つて、フィールド96は、キャツシユ4 0についてミスがいつ生じたか、記憶システム1 0 が適当なCCR信号を与えたかどうかを示す。 CCR信号は、単にホスト11に対して、受取ら かどうかを示す。記憶システム10が指令を実行 できる状態に達すると、それはホスト11へ装置 終了信号を送る。次に、ホストは前の周辺指令を 再び送り、その指令が記憶システム10によつて

PPARMS部分81は、バイト22にあるシー ケンシャル・ピットに対応するSEQフィールド 100を含み、かつバイト22のRD部分から取 られたRDフィールド101を含む。B データとして転送されるべきブロックの数を含 む。シーケンシャル・データの各ブロックがホス トートへ転送される度に、B COUNTフィール ド102は1だけ減少される。従つて、それはキ きブロツクの数を示す。BASE CYLフィールド 103は、シーケンシャル・データがDASD16 から転送される場合のシリンダ・アドレスCを含 む。即ち、多重シリンダ・リクエストにおいて、 (VM) ミニディスクの値Cを含む。

CPARMS部分82は、SEEK ADDRフィール ド104にDASDシーク・アドレスを含み、SID フィールド105に最後又は現在のサーチID引 は現在のセット・セクタ値を含む。

RPARMS部分83は、DASD16からキャッ シユ40へのデータ転送が必要であることを示す REQDフィールド110を含む。RIPフィールド 出しが進行中であることを示す。RAフィールド 11 2 は、DASD 1 6 からの読出しが完了したこ と、またある後処理機能が実行されていることを 示す。DADDRフィールド113は、アドレスさ

れている実際のDASD16を示すため、バイト2 0 (第1図) からの装置アドレスを含んでいる。 DIR INDEXフィールド 1 1 4 は、登録簿 4 3 の 指標値を含む。この指標値は、どの登録簿エント リイが、特定のLDCBレジスタ62で指定された 5 **論理装置に対応するエントリイを含むかを表示す** る。SSARフィールド115は、DASD16とキ ヤツシユ40との間のデータ転送において、どの SSAR 5 8 がキャツシュ 4 0 をアクセスするとき は、各種の動作(割込動作を含む)の間、制御デ ータ信号を保存するため、マイクロプロセツサる 1Pが使用するLDCBレジスタ62の領域を示

エントリイの構成と同じである。従つて、ADEB レジスタ76の説明は、登録簿43についてもあ てはまる。登録簿43及びADEBレジスタ76の 各エントリイにおいて、INDEXフィールド 10 のフィールドは、各エントリイのために自己識別 データを含む。フイールド108は、キャツシユ 中に記憶されたデータ、又は記憶のために割当て られたデータに対応するDASDIBのアドレスを 含む。CCPは物理シリング・アドレス、即ち 25 要ではない。 DASD 16のためのシリンダの実際の物理アドレ スである。Hはヘッド・アドレスであり、Rはレ コード・アドレスであり、Dは装置アドレスであ り、SECTORは実際のセクタ値である。このセ クタ値は、データ・アクセスが開始されるデイス 30 するため、リンケージ・ポート又はメツセージ領 クの回転位置を示す。 4 つのレコードを有するト ラツクに対するR値は、1から4まで変化するこ とができ、セクタ値は実際のセクタ・アドレスを 示す。DASDをアドレスする場合、R値は、通常 のDASDアドレシング手法におけるように、バイ 35 トとしてアクセスされる。コード・ポイント ト・レベルの回転位置指示情報へ変換される。R 値は、ある種のホスト・オペレーテイング・シス テムにおいて1から120またはそれ以上の数をと ることができる。120を超える場合、R値は1つ のトラツクにあるレコード数Nのモジュロ値へ減 40 し、その機能を実行する。プログラム56Pが、 少させられる。次いで、モジュロNのR値は、デ イスクの回転アドレスへ変換される。そのような セクタ値は、待ち時間の遅延を最小にして、レコ ードへのアクセスを開始させるのに適している。

CLLは、物理装置上で限定される論理装置のた めに与えられるような、論理シリンダ・アドレス である。LINKフィールド109は、1つのハツ シユ・クラスの全てのエントリイを一緒に結合す るため、単一的にリンクされたリストのデータ信 号コードを含む。所与のハツシユ・クラスの最後 のエントリイは、特定のコード・パターン(ゼ ロ)を有する。このコード・パターンは、連鎖の 終り、又はクラスの終りを示す。Mフィールド に使用されるかを示す。SAVEフィールド 1 1 7 10 (Mビット) 1 2 4 は、キャツシユ 4 0 にあるデ ータが、DASD 16から受取られた後、変更され たかどうかを示す。Mフィールド124は第1図 の部分 4 7 に対応する。MRUPフィールド 1 2 5 は、キャツシユ40の次の「使用時点がより新し ADEBレジスタ 7 6 の構成は、登録簿 4 3 の各 15 い」アドレス可能記憶領域を指すポインタであ り、MRUP126は、キャッシュ40の次の「使 用時点がより新しくない」アドレス可能記憶領域 を指すポインタである。これらのポインタは、そ れぞれのエントリイに対するフィールド107の 7は登録簿エントリイの論理アドレスである。こ 20 指標値である。MRUPフィールド及びLRUPフィ ールドは、後に第4図を参照して説明する二重リ ンクのリストと共に使用される。それぞれの登録 簿エントリイに対しては、他のコードを付け加え てよいが、これらのコードは、本発明の理解に必

> LKPレジスタ25は、制御ストア73にある プログラム50P, 56P, 61Pによつてアク セス可能な領域である。この領域は、これらマイ クロコード・プログラムの実行の相互作用を制御 域を形成する。1つの実施態様では、プログラム 50P及び56Pは1つのコード・セグメントと して処理され、LKPフィールド25は、これら 2つのマイクロコード部分によつて1つのユニツ (CP) フィールド 8 5 は、制御データをポートに 置いたマイクロコード部分を指定する。プログラ ム61PがエントリイをLKPレジスタ25に間 くと、プログラム56Pはその制御データを取出 プログラム61Pからのリクエストに応答して、 新しいデータをLKPレジスタ25に置くと、CP フィールド85は、連続した処理のために、プロ グラム56Pが応答したコード実行中の地点がど

こであるかを、プログラム61Pに教える。 PRIORITYフィールド 8 6 は、LKPフィールド 25に置かれたリクエストが高優先順位である か、低優先順位であるか、または連続処理を示す ものであるかを表示するコードを含む。Vフイー 5 のに必要なアドレス部分、及び装置マスクを含 ルド(Vピツト)87は、LKPレジスタ25の エントリイが有効であるかどうか(即ち、それが アクションを必要とする最近のエントリイである かどうか)を示す。DADDRフィールド88は、 DASD 1 6 のどれがLKPレジスタ25の現在の制 10 め、リンク・フィールドを設けることができる。 御データ信号に関連しているかを表示するため、 バイト20から取られた装置アドレスを含む。 PARMSフィールド 8 9 は、メツセージ(即ち、 どの機能が実行されるべきであるか、状況など) と関連した各種のパラメータを含む。

BSTレジスタ78は、DASD16の各々に対す る1組のレジスタを有する。最初のレジスタは DELEPフィールド 120を含む。フィールド 1 20は、登録簿指標フィールド122-123を 指定する指標値1-8を含む。これらの指標値20がゼロである時、それは関連した書込待ち行列1 は、削除されるべき登録簿エントリイを指定す る。EKフィールド121は、テーブル中にある 有効なエントリイの数を含む。更に、それはアド レスとして使用される。例えば、最初の登録簿ポ インタ指標は、常にフィールド122に記憶さ 25 め、上記シフト・レジスタの1ピツトがセツトさ れ、第8番目の指標は、常にフィールド123に 記憶される。EKフィールド121に3の値があ ると、第3番目の登録簿指標がアクセスされる。 登録簿指標は登禄簿43のエントリイの論理アド スが可能となる。

システム・ストレージ 3 0 とDASD 1 6 との間 の動作は非同期的であり、かつホスト11と DASD 1 6 との間の動作、及びホスト 1 1 とシス 独立している。そのため、読出待ち行列128及 び書込持ち行列127が待ち行列レジスタ69に 設定される。膏込待ち行列127は、装置D0, D1, D2, D3, D4の各々のために別個の符 示するエントリイについて、INDEXフィールド 107に記憶された指標を含む。更に、書込待ち 行列は、DASD 16ヘアクセスするために必要な アドレスを記憶している。これらのアドレスはシ

ーク引数、サーチ引数、セクタを含んでいる。 更 に、書込待ち行列は、キャツシユ・ブロツク・ア ドレスやシステム・ストレージ・アドレス・レジ スタ58のようなキャツシユ40をアクセスする む。各装置について、審込符ち行列127にある 次のエントリイを指定し、または次の装置膏込動 作(即ち、キャツシユ40中のどのレコードが次 にDASD16へ書込まれるべきか)を指定するた 各々へ客込まれるべきデータ・プロツクにアクセ スするため、キャツシュ40のアドレス可能記憶 領域に対する1つ又は複数の参照項目を含むこと 15 ができる。各書込符ち行列はフラグ・カウンター 27Fを含む。フラグ・カウンタ127Fがゼロ でない時、それはフラグ・カウンタ127Fにあ る計数値に等しいエントリイが書込待ち行列12 7にあることを示し、フラグ・カウンタ127下 2 7が空であることを示す。 書込待ち行列カウン タ (WQK) 127Kは8ピツトのシフト・レジ スタであつて、書込符ち行列127のいずれが次 にエントリイを走査されるべきかを指定するた れる。各走査はWQK127Kを1ビットだけシ フトし、それによつて次の書込待ち行列127が 指定される。

更に、待ち行列レジスタ69は読出待ち行列1 レスであり、従つて登録簿43への迅速なアクセ 30 28を含む。読出符ち行列128の各々はポイン タ129を有する。ポインタ129はラウンド・ ロビン待ち行列である。読出待ち行列128は、 どの論理装置がDASD16からキャッシュ40へ のデータ転送を必要とするかを指定するLDCBレ テム・ストレージ30との間の動作から実質的に 35 ジスタ62のアドレスを含む。ポインタ129 は、どの論理装置が次にサービスされるべきかを 示すため、各読出符ち行列の中にある3個の可能 なエントリイの1つを指定する。ゼロのポインタ 128は、空の待ち行列を表示する。例えば、装 ち行列を有する。 書込待ち行列は、書込動作を表 40 置D0のポインタ129は2を含むが、これは LDCBレジスタ2が次にサービスされるべきこと を示す。LDCBレジスタ2の次にLDCBレジスタ 3がサービスされる。その次にLDCBレジスタ1 がサービスされる。DOは、それに関連した全て

の論理装置について、満杯の読取待ち行列を有す る。装置D1の読出符ち行列は2つのエントリイ を有する。それらは、LDCB1及びLDCB3であ る。ポインタ129の数は3であるから、これは LDCBレジスタ3が次にサービスされるべきこと 5 を示している。読出待ち行列128にアクセスす ることによつて、マイクロプロセツサ31Pは、 データがホスト11によつてリクエストされた順 序に関して、適当なシーケンスでDASD 1 6 から キャツシユ40ヘデータを転送するため、正しい 10 にするため、これ以上説明しない)。同様に、 LDCBレジスタ62ヘアクセスすることができ る。本発明を実施するに当つて、他の優先順位決 定方式を使用することができる。第3図に示され たレジスタの外に、記憶システム 10を構成する ため他のレジスタを使用することができる。この 15 い。そのような閾値を走査する場合、走査された ようなレジスタは、本発明を理解するためには必 要でないので、説明を省略する。

LRUリスト46は、第1図に示されるような 後入れ先出し単一リンク型スタックではなく、第 4図に示されるような二重リンク型リストである 20 ことが望ましい。第4図のリストは、登録簿43 の指標に従つて構成される。この指標は、欄11 6に示されるようにキャツシュ・アドレス CADDRに対応する。1の値を有するCADDR 応し、2の値を有するCADDRは、第2のアドレ ス可能データ記憶領域のための、キャツシユ40 のメモリ・アドレスを示す。以下同様である。欄 125は、キャツシュ40の中で使用時点がより 新しいアドレス可能データ記憶領域であるような 30 設定するとともに、CCW 1 9 (第 1 図) のバイ エントリイを、LRUリスト46の中で指定す る。第4図の例では、M+2のCADDRや、欄1 25のゼロによつて示されるように、キャッシュ のMRUアドレス可能データ記憶領域である。同 様に、欄126は、次の「使用時点が新しくな 35 の実施例において、シーク・パラメータはSPP指 い」アドレス可能データ記憶領域を指定する。使 用時点が最も新しくないものは、欄126にゼロ があることによつて知られるように、K+2であ る。注意すべきは、マイクロプロセツサ31Pの LRUのアドレス可能記憶領域のアドレスを含ん でおり、LRUリスト46は、LRU端部又はMRU 端部(第1図参照)のいずれからも走査できるこ とである。MRU及びLRUのポインタ値は、通常

の二重リンク型リスト・パターンで設定される。 例えば、CADDRがK+2のMRUPは1の値に等 しい。1の値を有するCADDRを探すと、LRUP はK+2の値を有し、MRUPはMの値を有する。 これは、次の「使用時点がより新しい」エレメン トである。CADDRがMであるエレメントを探す と、LRUP値は1を有し、MRUP値は2つのハイ フンを有する。2つのハイフンは、リストの中に 追加のエントリイがあることを示す(説明を簡略 CADDRが2である場合、LRUP値は2つのハイ フンであり、これはエントリイが省略されている ことを示す。可用閾値49及びグループ化閾値5 7は、LRUリスト46の中でどこにあつてもよ エレメントの数がカウントされ、閾値に達したか どうかを決定するため、ある数値と比較される。 これについては、第10図を参照して詳細に説明 する。

第5図は、読出データ転送及び書込データ転送 におけるCCW及びICWのシーケンスを示す。説 出転送は、DASD16からホスト11へ信号を転 送し、書込転送はその反対におけるデータ転送で ある。CCW連鎖130は、セツト・ページーパ は、キヤツシユ40の最低メモリ・アドレスに対 *25* ラメータ (SPP) 指令132で始まる。第12図 は、そのような指令が記憶システム10によつて 実行される有様を示す。基本的には、SPP指令 1 32は、キャツシユ40からホスト11へ読出さ れたデータが放棄されることができるかどうかを ト22で指定された他のパラメータを設定する。 1度SPP指令が動作パラメータを記憶システム 1 0へ指示すると、シーク指令133によつて、シ ーク指令が周辺記憶システムへ転送される。1つ 令に含まれている。通常のDASDアーキテクチャ ーに従えば、シーク指令の次にセット・セクタ指 令134が来る。セツト・セクタ指令の次にはサ ーチID等価 (SIDE) 指令135が来る。ここで 中にある作業レジスタ(図示せず)がMRU及び 40 記憶システムは、読出指令136によつて、アド レスされたDASD 1 6 からデータを読取る準備を 完了する。読出指令を受取ると、記憶システム1 0は、スタック131で示される動作を準備す る。先ず、シーク指令、セツト・セクタ指令、

ID指令が140でスタックされる。137で は、第1図に関して説明したように、登録簿43 のサーチが実行される。キャツシユ・ヒットの場 合(即ち、リクエストされたデータがキャツシュ 40にある場合、矢印138で示されるように、5矢印150によつて示されるように装置終了 データは、直ちにキヤツシユ40からホスト11 へ、指令を受取つたチャネル・アダプタ32を介 して転送される。他方、登録簿43によつて、デ ータがキャツシュにないことが示されると、矢印 141で示されるように、キャツシユ・ミスが生 10 ICW連鎖が実行されたばかりであるから、キャ じる。そして、矢印142で示されるように、チ ヤネル指令再試行(CCR)信号が記憶システム 10によつて与えられる。CCR信号は、いつ装 置終了信号が記憶システム10から受取られた か、及び同じ読出指令を記憶システム 1 0 へ送る 15 転送されなかつた場合、他のキャッシュ・ミスが ことによつて、読出指令136がチャネルによつ て再実行されねばならないことをホスト11へ知 らせる。これが起つている間に、記憶システム! 0は、シークICW 1 4 3 で始まるICW連鎖 1 4 3-148を組立てる。シークICW 143は、20 る。その場合、ホスト11は、標準のディスク記 \*ホスト11から受取られたスタツクのシーク指令 から引出される。多重トラツク動作においては、 ICWはサーチIDパラメータから引出される。シ ークICW 1 4 3 の次にセット・セクタICW 1 4 4が来る。セット・セクタICW 1 4 4 は、レコ 25 されてよいことを示す。ICW連鎖は、必ずしも ード番号から計算されたセクタを有する。145 において、局所入力によつてセット・キャッシュ ICW 1 4 5 が生じる。このICWによつて、プロ グラム56Pは、読出されるべきデータが記憶さ れるシステム・ストレージ30のアドレスを、適 30 的局面を示す。通常、最初のCCW連鎖によっ 当なシステム・ストレージ・アドレス・レジスタ へ入れる。もし複数のデータ・ブロックが転送さ れるべきであれば、146で示されるように、複 数のセツト・キヤツシュICWが起る。次に、 SIDE指令135に対応するサーチID等価ICW 1 35 これ以上説明しない。 4 7 が起る。サーチID等価ICW 1 4 7 は、最初 のセット・キャッシュICW 145に対応する。 これは、複数のデータ・ブロツクが、1つの SIDE指令147を使用して順次に読出されるこ とを意味する。次に、転送されるベきデータ・ブ 40 ログラム 6 1 Pがマイクロプロセツサ 3 1 Pによ ロックの数に等しい読出ICW!48がプログラ ム56Pへ与えられる。それは、セツト・キャツ シュICWの数によつて示されたデータ・ブロッ

クの数を読出すためである。アドレスされた

DASD 16から、キャッシュ40のシステム・ス トレージ・アドレス・レジスタ58によつて指定 されたアドレスへ、データを転送する読出動作が 完了すると、記憶システム10は、ホスト11へ (DE) 信号を与える。ホスト11は、指令136 に対応する周辺指令を151で再び出すことによ つて、直ちに応答する。勿論、記憶システム 10 は152で登録簿43をサーチし、その結果、 ツシユ・ヒツトを生じる。次に、データは、矢印 153で示されるように、キャツシュ40からホ スト11へ転送される。136において、リクエ ストされたデータ・ブロックについて、データが 生じ、エラー状況がホスト11へ報告される。こ のエラー状況は、記憶システム10が、DASD1 6のリクエストされたシリング及びヘッド・アド レスからデータを転送できなかつた事実を反映す 憶装置回復手法を使用して、直接アクセスの経路 からデータを転送することができる。省略符号1 5 4 は、前述した動作が反復されること、及び複 数のDASD 1 6 について複数のCCW連鎖が間挿 CCW連鎖の順序に従わなくてもよい。状況に応 じて、ICW連鎖は、後に発生するCCW連鎖によ つて組立てられかつ使用されてよい。そのような 可能性は、CCW連鎖に関してICW連鎖の非同期 て、最初に発生するICW連鎖を生じる。任意の 時点で、別個のICW連鎖が各装置に対してアク チブであつてよい。シーク、セツト・セクタ、 SIDEの指令133-135は周知であるから、

第6図はシーケンシャルな読出データを転送す るためのマシン動作を示す。160において、受 取られた指令は、プログラム50Pによつて処理 される。次に、LKPレジスタ25を介して、プ つて能動化される。161で、指令は再びプログ ラム61Pによつてデコードされる。それは読出 指令であるから、第1図に関して説明したように して、登録簿43がサーチされる。163で、登

録簿のサーチの結果、キャツシユ・ヒツトが生じ たか、キヤツシユ・ミスが生じたかを、マイクロ プロセツサ31Pが決定する。キャツシユ・ミス の場合、164で、指令及びその制御情報を待ち 行列レジスタ89に置くことによつて、受取られ 5 た指令が待ち行列に入れられる。また、CCR信 号がホスト11へ送られる。待ち行列69は任意 の様式を有してよい。待ち行列69は、DASD1 8の各々に対する先入れ先出し(FIFO) 待ち行 列である。即ち、8個のDASD16があれば、8 10 れたばかりのブロックは、登録簿43のLRUリ つの待ち行列が存在する。FIFO待ち行列を使用 することによつて、所与の装置に関して、ホスト に対する応答の順序が、確実にホストによって送 られた指令の順序に対応することとなる。待ち行 列レジスタ69から、プログラム64Pは、スタ 15 が再びアクセスされて、SEQフィールド100 ツク131を形成することによつて、アドレスさ れたDASD 16からの読出しを起動する。

163で、登録簿サーチによつてキャッシュ・ ヒツトが生じると、キャツシユ40は、170 で、適当なチャネル・アダプタ32を介して、自 20 02を検査する。それは、ブロック・カウント 動的にデータをホスト11へ転送する。キャツシ ユからホストへの、そのような自動的転送は周知 であるから、詳細に説明しない。自動的データ転 送の間に、エラーが起る場合がある。従つて、エ ラーが検出されると、マイクロプロセツサ31P 25 で、ブロック・カウントが1だけ減少される。ス は、エラー報告分析ルーチンへ行く。概して、デ ータ転送にエラーは生じない。171で、データ 転送が成功裡に終了すると、マイクロプロセツサ 31PはLDCBレジスタ62にアクセスして、 RDフィールド 10 1を検査する。もしRDフィー 30 ルド101に「読出し及び放棄」が表示されてい れば、173で、マイクロプロセツサ31Pは、 キヤツシユ中に読出したばかりのデータ・ブロツ クについて、制御ストアフ3の放棄リスト38の れていない時、マイクロプロセツサ31Pがシス テム・ストレージ30の登録簿43にアクセスし て、そのエントリイを消去することにより実行さ れる。置換アルゴリズムが呼出される前に、デー 管理するのに必要な制御手順を減少させる。即 ち、自由な(解放された)アドレス可能データ記 憶領域は、それらが必要とされる前に確保される ことになる。171で、RD=0であれば(読出

し及び放棄でない)、175で、マイクロブロセ ツサ31Pは、登録簿43の或るフィールドによ つて(図示せず)、データがキャッシュ40へ固 定されるべきかどうかを決定する。 キャッシュ 4 0へのデータの固定は、登録簿43の固定フラグ (図示せず)がホスト11の指令によつて消去さ れるまで、そのデータをキャツシユ40から消去 できないことを意味する。もしデータがキャッシ ユへ固定されるのでなければ、176で、読出さ スト中で、「使用時点の最も新しい」(MRU) ブ ロックとされる。177で、本発明と無関連の論 理ステップがマイクロプロセッサ31Pによつて 実行される。次に180で、LDCBレジスタ62 が検査される。もしアドレスされたDASD16に 関してシーケンシャル・データが表示されていれ ば、182で、マイクロプロセツサ31Pは LDCBレジスタ62のB COUNTフィールド1 (BK) が0に等しいかどうか、即ち、転送された ばかりのブロツクが、データのシーケンス中最後 のブロツクであるかどうかを調べるためである。 もしそれが最後のブロックでなければ、183 テップ 180, 182, 183及び論理通路18 1は、マイクロプロセツサ31Pをプログラム5 O Pへ導く。それは、通常の態様で、最終状況を ホスト11へ報告するためである。

第7図及び第8図は、待ち行列レジスタ69の 中の読出待ち行列を走査し、記憶システム10の 内部指令であるICW連鎖を発生する動作フロー を示す。リクエストされた読出指令が待ち行列に 入れられた後、マイクロプロセツサ31Pは記憶 中に「放棄」を表示する。放棄は、指令が実行さ 35 システム 1 0 に各種の機能を実行させる。例え ば、そのような機能は、チャネル・アダブタ32 を介して受取られた指令に応答すること、読出指 令を転送したチャネル・アダプタ32から受取ら れた他の指令を実行したりすることを含む。ホス タを放棄することは、キャッシュ40を効率的に 40 トからの周辺指令の受取りが休止すると、シーク 指令及びセット・セクタ指令がマイクロブロセッ サ31PによつてDASD16へ送られる。キャッ シユ40がデータをホスト11へ送つたり、ホス ト11からデータを受取つたり、DASD16ヘデ

ータを送つたり又はそこからデータを受取つてい る間に生じる制御活動が休止すると、マイクロプ ロゼツサ31Pは、そのタスク指名マイクロコー ド (これは第2図に示されるOP75の1部であ テーブル(図示せず)を走査する。もし待ち行列 レジスタ69の中の待ち行列が空であれば (即 ち、読出しも書込みも起るべきでない)、マイク ロプロセツサ31Pは論理通路192をたどつて (第3図)を走査することによつて、読出指令が 符ち行列に入れられていることが検出されると、 193で、読出待ち行列128からマイクロプロ セツサ31Pの内部レジスタ(図示せず)へ行列 エラーが生じると、エラー報告及び回復手順が1 9 4 で開始される。待ち行列レジスタ 6 9 からの エントリイの読出しが成功すると、195で LDCBレジスタ62がアクセスされ、ODEフィー 成功裡に完了した時、装置終了信号を出すべきで あることを示す(第5図の矢印150を参照)。 196で、本発明と無関連の機能が実行される。 次に200で、アドレスされたDASDに対応する。 バッフア・レジスタ77 (第2図) の中で、第1 25 セスすることを意味する。 図のパイト27にあるピットがセットされる。そ れは、論理連鎖が生じること、即ちアドレスされ たDASD 1 6 に対する来たるべきアクセスで、1 つ以上のICWが使用されることを示す。201 SEQフィールド100の値が検査される。シー ケンシャル・データが表示されていれば、マイク ロプロセツサ31Pはステップ202へ進す。そ れは、来たるべきICW連鎖のためのブロック・ ラメータ(PA)に等しくセツトするためであ

所与のICW連鎖を介して転送されることので きるブロツクの最大数は、システム・ストレー しい。例えば、SSARが8個の場合、転送される ブロツクの数は、最大8個である。更に、遅延境 界を考慮に入れなければならない。例えば、転送 されるべき 8 個のプロツクが 2 個のシリンダにア

'クセスすることを必要とすれば、最初にアクセス されたシリンダにあるブロックのみが転送され る。もし8個のブロックの中で、最初のシリンダ に4個のブロツクがあり、第2のシリンダに4個 る)を介して、待ち行列レジスタ69を含む作業 5 のブロツクがあれば、ブロツク数は4にセットさ れる。この方法は、一連のブロックを転送するた めに必要な時間を最小にし、全ての転送が電子的 速度で完了することを可能にする。所与のシリン ダの最初のブロックでミスが生じた場合、8個の 190へ戻る。もし191で、ポインタ129 10 ブロックまで自動的に転送される。更に、ブロッ クの最大数は、B COUNTフィールド102に ある数値より決して大きくない。ICWの構成 は、シリンダ境界が所与のICW連鎖によって決 して交差されないようになつている。このような のエントリイが転送される。もしこの転送の間に 15 計算は、通常のプログラミング手法によつて実行 することができ、これ以上詳細に説明しない。ス テツプ201で、もしシーケンシャル・データが 表示されなければ、ステップ203で、転送され るべきプロツクの数は、1ヘセツトされる。これ ルド90が1ヘセットされる。それは、読出しが 20 らの数値は、連鎖フラグ、DASDアドレス、及び 他の装置制御データと共にバツフア・レジスタ7 7へ与えられる。204で、SSAR 58の識別記 号が0ヘセツトされる。これは、マイクロプロセ ツサ31Pが、識別記号0を有するSSARにアク

205で、第1図のCCW 19を介して受取ら れた論理アドレスLDADDRが、DASD 1 6 の物 理アドレス (DADDR) へ変換される。この動作 は、論理アドレス表示ピットを削除するため、単 で、LDCBレジスタ62が再びアクセスされて、30 に論理アドレスをマスクすることによつて達成さ れる。206で、本発明と無関連の機能が実行さ れる。論理コネクタ207は、第8図で説明され るマシン動作流れ図の論理コネクタ243から接 続される。即ち、190から206までの論理ス カウント (BK) を、受取られたページング・パ 35 テップの全ては、準備ステップであり、次に説明 するステップは、連続したデータ・ブロック転送 を実行するため、ループとして反復可能なステッ プである。

ループ中の最初のステツプ210は、キャツシ ジ・アドレス・レジスタ (SSAR) 5 8 の数に等 40 ユ40の中でスロット又はアドレス可能データ記 憶スペースを割振る。通常の割振手順がとられ る。即ち、自由リスト中のアドレス可能ユニツト (スロット)が、DASD 1 6 から来た最初の信号 ブロツクを受取るため、アドレス可能のユニット

又はスロットとして指定される。次に、そのスロ ツトは自由リスト(FBLレジスタ79)から除 かれ、マイクロプロセツサ31Pの中にある内部 レジスタに表示される。それは、キャツシュ40 の中のスロットを指定するため、登録簿43の中 5 たのであれば、除去ステップ220が実行され のどのエントリイが使用されるべきかを示す。注 意すべきは、キャツシュ40にある各アドレス可 能スロットのために、登録簿43の中に1つのエ ントリイ・レジスタが設けられていることであ のアドレスは、登録簿43のエントリイを含むレ ジスタから直接に引出すことができる。

ステップ202又は203で設定されたブロッ ク数に等しい数のスロットが割振りを試みられた 後、211で、マイクロプロセツサ31Pは割振 15 する、登録簿43のエントリィの指標が、 プロセスでエラーが生じたかどうかを決定する。 もしエラーが生じたのであれば、DASD 1 6から キャッシュ40へ、ブロックの全数が成功裡に転 送されなかつたのかも知れない。従つて、エラー 条件が生じると、212で、マイクロプロセツサ 20 5 8 へ挿入されるべきキャツシユ・アドレスが、 31Pは、LDCBレジスタ62のSEQフィールド 100を調べて、データ転送がシーケンシャル転 送であるかどうかを決定する。もしそれがシーケ ンシャル転送でなければ、マイクロプロセツサる **OPへ戻り、1つのブロックに対しスペースを利** 用可能とするため、置換アルゴリズムの制御を符 機する。シーケンシャルなデータ転送である場 合、214でマイクロプロセツサ31Pは、転送 されるべき最初のブロツク上でエラーが生じたの 30 つあるブロツクのシーケンス中にある最初のデー かどうかを決定する。もしそれが最初のブロック であれば、マイクロプロセツサ31Pは論理通路 216を介してプログラム50Pへ戻る。そし割 振りのエラーが最初のブロックについて生じたの でなければ、先行するブロツクのデータ転送が起 35 ジスタ77の中で、第2又は他のブロツクに対応 る。マイクロプロセツサ31Pは通路217をた どつてステップ220へ至る。それは、割振され ない領域において転送されるべきブロックの数を ICWから除去するためである。即ち、割振エラ 全ての所望のブロックが、ICW連鎖から除去さ れる。

次にステップ211に戻つて、もし割振エラー が起らなかつたのであれば、218で本発明と無

関連の機能が実行される。これらの機能は、割振 りに関連しないマイクロコード論理エラーを分析 することを含む。もしそのようなマイクロコー ド・エラーのために、スロットが割振られなかつ て、DASD16からキャツシユ40へ転送される ブロックの数が減少される。エラーが生じない場 合、又は除去ステップの後、マイクロプロセッサ 31Pは221で本発明と無関連の論理ステップ る。従つて、キャツシユ40にあるデータの実際 10 を実行する。 222で、LDCBレジスタ62の SEQフィールド100が検査される。もしSEQ フィールド100がゼロに等しければ(即ち、シ ーケンシャルでないデータ)、223で、データ を受取るべきキャツシュ40中のスロットに対応 RPARM部分83のフィールド114へ入れられ る。シーケンシャル・データの場合、又は指標が LDCBレジスタ62へ入れられた後、224で、 後にシステム・ストレージ・アドレス・レジスタ LDCBレジスタ62へ挿入されたばかりの登録簿 指標から発生される。この発生は、単にオフセツ トを登録簿指標の各々へ付け加えることによつて なされる。次に225で、SEQフィールド18 1 Pは論理通路 2 1 3 をたどつて、プログラム 5 25 O がシーケンシャル・モードを示すと、ブロツ ク・カウント (BK) が1より大きいかどうかを 調べるため、マイクロプロセツサ31PはB COUNTフィールド 102を検査する。次に23 2で、マイクロプロセツサ31Pは、転送されつ タ・ブロックが、現在処理されているかどうかを 調べる。もし処理されていなければ、233で、 第2のブロツクに対する新しいキヤツシユ・アド レスが与えられる。次に234で、パツフア・レ するシステム・ストレージ・アドレス・レジスタ (SSAR) 58がキャツシユ・アドレスヘセツト され、フラグがセットされ、登録簿43に対する ポインタがセツトされ、キャツシユ・アドレスを ーに関連させることのできるブロツクから始まる 40 受取るべきSSAR 5 8 が指定される。更に、バツ フア・レジスタ11の中に、実行すべき他の機能 を限定してよい。

> ステップ225,231,232へ戻つて、論 理通路226は本発明と無関連のステップ227

へ進み、次いでマイクロプロセツサ31Pは LDCBレジスタ62へ進んで、RPARMS部分8 3のフィールド116に発生されたキャッシュ4 0のアドレスを記憶する。次いでマイクロブロセ ツサ31Pは本発明と無関連のステップ229を 5 テップ257を実行する。 実行し、論理コネクタ235を介して第8図の論 理ステップへ進む。

第7図の論理コネクタ235は、第8図の論理 コネクタ240へ接続される。241で、マイク ロプロセツサ31Pは、第3図のEKフィールド 10 ロツク・カウントが1より大きくなければ、25 121を増加することによって、SSAR58への ポインタを更新する。242において、マイクロ プロセツサ31Pは、キヤツシユ40へ転送され るべきデータ・ブロツクの全てが、キヤツシユ4 **O**の中でスペースの割振りを受けたかどうかを決 15 される。271で、「カウント、キー、データ」 定する。もし受けていなければ、マイクロプロセ ・ツサ31Pは、論理コネクタ243を介して、第 7図の論理コネクタ207へ戻り、他のデータ・ ブロックのためにキャッシュ40のスロットを割 振る。このループは、EKフィールド 1 2 1 が転 20 べきでなければ、形成されつつあるICWのバイ 送されるべきブロック数に等しいカウントを含む ようになるまで反復される。

前記のループを完了した後、本発明と無関連の 論理ステップが244で実行される。245で、 読出指令がICWにセットされて、DASD16のた 25 かりのICW24がパツフア・レジスタ77へ転 めのデータ読出指令が表示される。250で、 LDCBレジスタ62がアクセスされて、 PRARMS部分81にあるSEQフィールド100 がセットされているかリセットされているかが決 定される。セツトされていれば、251で、マイ 30 マイクロプロセツサ31Pは、データ・ブロック クロプロセツサ31Pは、受取られたブロツク・ カウントが1より大きいかどうかを決定する。も しそれが1より大きければ、ICW 2 4 の指令修 飾バイト27の中にセツトされる。1より大きく なければ、ステップ250又は251から、バイ 35 あれば、ステップ257が実行される。ループが ト27の連鎖表示をリセットすることによつて、 連鎖終了表示EOCが表示される。254で、制 御ストア13にあるパツフア・レジスタ11は、 ICWを受取る。即ち、コード、フラグ、及び他 55で、マイクロプロセッサ31Pは再びLDCB レジスタ62のSEQフィールド100を調べ て、それが0に等しいかどうか(即ち、シーケン シャルでないかどうか)を決定する。601つの

ブロックだけが転送されるのであれば、マイクロ プロセツサ31Pは論理通路256をたどり、構 成されたばかりのICWをLKPレジスタ25を介 してDACプログラム56Pへ転送するため、ス

シーケンシャル・データ転送の場合、マイクロ プロセツサ31Pはステップ255からステップ 260へ進み、EKフィールド121を次のエン トリイへ調整する。次に261で、もし残りのブ 7で、ICW 24がLKPレジスタ25を介して DACプログラム56Pへ転送される。残つてい るブロツク数が1より大であれば、ループ270 が実行されて、連鎖中の残りのICW 2 4 が設定 読出指令及び多重トラツク指令がセツトされる。 272で、マイクロプロセツサ31Pは、シーケ ンシヤルなブロツク群の中の最後のブロツクが処 理されるべきか否かを決定する。もし処理される ト27にある連鎖フラグが1ヘセツトされる。処 理されるべきであれば、274で、連鎖フラグを リセツトすることによつて、連鎖状態の終り (EOC) が表示される。275で、形成されたば 送される。276で、キャツシユ・アドレス CADDRがパツフア・レジスタフフに記憶され、 それが直ちにバースト転送のためにSSAR 5 8 へ 転送されることができるようになる。277で、 が最後のブロックであるかどうかを決定する。も し最後のブロツクでなければ、ループは278で 調整され、通常の制御手法を用いて、内部レジス 夕内のカウントが調整される。最後のブロックで 278で調整された時、ステップ271から27 7までが実行される。

プログラム56PがICW連鎖を受取ると、そ れはチャネル・アダプタ32を通して受取つた連 の記憶動作表示(STOROP)が受取られる。2 40 鎖指令を実行するようにして、ICW連鎖を実行 する。このような動作は周知であるから、ICW 連鎖の実行はこれ以上説明しない。注意すべき は、DASD16からキャッシュ40へ信号を転送 する時、プログラム56PはDASD!6ヘアドレ

シングするのみならず、バツフア・レジスタ17 のキャッシュ・アドレスをSSAR 5 8 へ与え、数 プロツクのデータが単一のデータ・ストリームで 転送されることができるようにする。即ち、多重 トラック転送ができるようにする。転送が終る 5 い。 と、プログラム56Pは、エラー表示を含む結果 の状況をLKPレジスタ25ヘロードする。次に マイクロプロセツサ31Pの動作は、プログラム 56PからCACプログラム61Pへ切換えられ 3.

第9図は、キャツシユ・ミスに続いて、マイク ロプロセツサ31Pを介して実行されるマシン動 作を示す。これらのマシン動作は、例えば、第6 図のステップ 164で起る。280で、マイクロ するLDCBレジスタ62にアクセスし、FOUND 部分80のCCRフィールド95及びMISSフィー ルド96を1ヘセツトする。その動作は、キャツ シユ・ミスが生じたため、チャネル指令再試行信 いて、後に第11図を参照して説明する。次に2 81で、マイクロプロセツサ31Pは、FBL4 自由ブロック・リスト)レジスタ19を検査し て、キャツシユ40のアドレス可能データ配憶領 かどうかを決定する。キャッシュ40からDASD 16へ、データを早期に転送しておれば、可能性 としていくつかのブロックが解放されているであ ろう。FBLレジスタは、LRUリスト46の部分 するのが望ましい。LRUリスト46の中に解放 されたブロックを表示することによつて、指定さ れたデータのアドレス可能性が維持される。ステ ップ301-307はこの動作を示す。解放され 1Pはステップ284への論理通路282をと る。ステップ284では、FBLレジスタ79か ら解放された自由ブロックの表示が除去され、登 録簿43の対応するエントリイが現在の識別表示 から変更され、その時キャッシュ40へ割振られ 40 つつあるDASD16のアドレス町能記憶領域が表 示される。そのような割振動作の間にエラーが発 生すると、マイクロプロセツサ31Pはステツブ 284から論理通路285をたどつてエラー回復

手順へ進む。別個のFBLレジスタ79が設けら れている場合、割振ステップ284は、第11図 を参照して説明するように、論理コネクタ283 を介してデータ転送動作に続いて実行されてよ

284で、キャツシュ40のアドレス可能デー 夕記憶領域の割振りが成功すると、286で、マ イクロプロセツサ31PはLDCBレジスタ62の CMDフィールド93にアクセスし、キャッシ 10 ユ・ミスがチャネル読出型の指令から生じたの か、チャネル書込型指令から生じたのかを決定す る。チャネル書込型指令の場合、287で、装置 終了(DE)信号がホスト11へ与えられる。即 ち、書込指令に対するキャッシュ・ミスを処理す プロセツサ31Pはアドレスされた論理装置に対 15 る場合、必要なことは、ホスト11からデータを 受取るため、キャツシュ40の中でスペースを割 振ることである。マイクロプロセツサ31Pが十 分に早い時、審込指令のミスに対してCCR信号 を送らなくてもよい。その場合、ステップ284 号がホスト11へ送られたことを示す。これにつ 20 及び286がステツブ280に先行する。次にス テップ280が、ステップ291の前にあるよう に、キャツシユ読出ミスのサーチに対してのみ実 行される。286において、読出動作が表示され ると、291で、マイクロプロセツサ31Pは関 域又はブロックが割振りのために解放されている 25 連したDASD 1 6 のために読出待ち行列 (第3 図)をセットする。例えば、装置D2の場合、そ れに関連したLDCBレジスタ2に対するキャツシ ユ・ミスは、読出待ち行列128に図示されたエ ントリイを生じる。マイクロプロセツサ31P 4 7がゼロに等しいことを必要とするように構成 30 は、読出待ち行列を設定した後に、292の動作 へ進む。292の動作は、記憶システム10の中 で実行されるべき作業をサーチするタスク指令ス テップ190を実行することを含む。ステップ1 90を実行した結果として、実行すべくスケジュ たブロツクを発見すると、マイクロプロセツサ 3 35 ールされた読出動作を決定するため、読出待ち行 列128が走査される。次に、293で、マイク ロプロセツサ31Pは、リクエストされたデー タ・ブロツクをDASD16(例えば装置D2)か らキャッシュ40へ転送する。勿輪、これは、マ イクロプロセツサ31Pが読出待ち行列128の 情報を、プログラム56Pによつで使用される LKPレジスタ25へ与えることを含む。1度、 プログラム56PがICW連鎖から必要な情報を 受取ると、データは、既知のDASD読出手法を用

いて、アドレスされたDASD 16からキャッシュ 40へ転送される。その読出動作が終了すると、 294で、マイクロプロセツサ31Pは、装置D 2に対するLDCBレジスタ62のCCRフィールド 9 5 及びMISSフィールド 9 6 を検査する。その 5 検査によつて、マイクロプロセツサ31Pは、 DASD 1 6 からキャッシュ 4 0 への読出動作がキ ヤツシユ・ミスから生じたことを確認する。これ は、294で示されるように、装置終了信号がホ スト11へ与えられることを必要とする。

キャツシユ・ミスを生じたチャネル指令の再実 行は、少し遅れて起る。即ち、ホスト11は、チ ヤネル指令を再び出すことによつて、ステップ2 87又は294で送られた装置終了信号に応答す る。程なく、288で、記憶システム10は、ホ 15 回の選択の間に、記録のためにグループ化され スト11によつてリクエストされた全ての種類の データ記憶動作及び非同期的動作を実行するた め、本発明と無関連の指令を受取る。290で、 ホスト 1 1は第2回目の指令を与え、登録簿43 をサーチしている記憶システム10は、今や第6 20 ない時、最大8個のデータ・ブロックを転送する 図のステップ163で生じるようなキャッシュ・ ヒツトを有し、その結果、データはキャツシュ4 0からホスト11へ転送される。2回目に出され た指令が完了すると、記憶システム10は、タス ク指名ステップ 1 9 0 を介して、他のデータ動作 25 におけるデータ・ブロックの最大数は、シリンダ へ進む。

FBLレジスタ19によつて、キャッシュ40 に解放されたブロックがないか、又はLRUリス ト46を走査した結果、部分47がゼロであるエ ントリイがない場合、キャッシュ40のアドレス 30 ックが転送される。同じように、所与のシリンダ 可能記憶領域のあるものが解放されて、割振ステ ップ284の実行を可能にしなければならない。 そのような解放はキャッシュ・ミスの結果だけで なく、タスク指令ステップ190の動作が作業を 走査している時にも生じる。例えば、所定の優先 35 タスク指令ステップ 1 9 0 の動作によつて生じ 順位に従つて、ステップ190はマイクロプロセ ツサ31Pをして論理通路299をたどらしめ、 定期的又は非定期的に、次に説明するループ 3 0 Oのマシン動作を実行させる。それは、FBLレ 要件を満足させるエントリイを有するようにさせ るためである。その場合、FBLレジスタ79が 空でないと、キャッシュ・ミスを有する書込指令 について、割振ステップ284を迅速に実行さ

せ、前述したようにホスト11ヘチャンネル指令 再試行(CCR)信号を送るのをやめることがで きる。CCR信号の送信中止は、記憶システム1 0の望ましい動作モードである。

本発明の場合、キャツシュ40からDASD16 へのデータ転送動作(以下、カースト・アウト動 作ともいう)では、転送されるデータが指定され るのみならず、キャッシュ40のいくつかのアド レス記憶領域からの複数のデータ・ブロックが、 10 グループとしてまとめられる。DASD 1 6 が、電 気的切換えにより複数の変換器によってアクセス 可能な複数のシリングを有する場合、シリンダに 記憶可能なデータ・ブロックの全て、及び最初に 指令されたデータ・ブロックは、DASD16の1 る。ある情況の下では、データ・ブロックの数 は、所与のシリンダにおけるトラックの全数より 少ない数に制限されてよい。例えば、システム・ ストレージ・アドレス・レジスタ58が8個しか ことができる。キャツシユ・アドレスを即時に利 用可能とすることから独立して、全ての転送を十 分に早く処理するように動作するキャッシュ40 の場合、転送されるデータ・ブロツクのグループ におけるトラツク数に等しい。データ・ブロック がトラツクのサブセツトである場合(例えば、各 データ・ブロツクがトラツクの 4 分の 1 を占める 場合)、SSAR 5 8 が 8 つであれば、 8 つのブロ において、2つのトラックでデータの記憶が起 る。グループ化の要件については、他の順序置換 方法を採用してよい。そのようなグループ化及び 書込みは、第10図を参照して説明するように、 る。

これまで説明した走査及びグループ化は、マイ クロプロセツサ31Pのかなりの動作時間を必要 とする。従つて、第9図のステップ281で自由 ジスタ79が、キャツシユ・ミスから生じた割振 40 なブロツクがない時、マイクロプロセツサ31P は、カースト・アウト動作へ行かないで、LRU リスト46を調べて、キャツシュ40で変更され ないで記憶されているデータ・ブロックがあるか どうかを調べる。LRUリスト 4 6 の中で、部分

47 (第1図) にある変更 (M) ビットが0のエ ントリイは、割振可能な(即ち、自由な)ブロツ クのリストを構成する。第3図のADEBレジスタ 76にあるMフィールド124は、そのようなエ ントリイについてゼロである。従つて、部分47 5 1より小さい時、マイクロプロセツサ31Pはス の変更ピットが検査される。そして、LRUリス ト46の中でMピットがゼロである最初のエント リイが、ホスト11又はDASD16からデータを 受取るように割振られる。そのような走査は、 LRUリスト46のLRU端部 (LRU+0) のとこ 10 1Pは、タスク指名ステップ 190へ戻る前に、 ろで始まる。LRUリスト46の走査は、制御ス トア73 (第2図) の」カウンタ37によつて制 御される。Jカウンタ37は、それをオール・ゼ ロヘセットすることによつて301で初期化され リスト46を走査しているマイクロプロセツサ3 1 Pは、キャッシュ40で使用時点の最も古いデ ータ・ブロツクを指定するエントリイにアクセス する。ステップ301の初期化の後、ループ30 Oは、LRUリスト 4 6 の走査を制御する。先 20 になる。 ず、302で、LRU+Jのエントリイがマイク ロプロセツサ31Pへ読出される。これは、 LRUリスト46でINDEXフィールド107を通 して指定された登録簿43のエントリイが、シス テム・ストレージ 3 OからADEBレジスタ 7 6 へ 25 に従つてLRUリスト 4 6 を走査する。 書込み又 略読出されることを意味する。303で、登録簿 43から読出されたばかりのエントリィが調べら れ、Mフィールド124がゼロであるかどうか決 定される。もしMフィールド124がゼロであれ ば、それは変更されていないデータであり、キャ 30 8を調べて、データの放棄が可能がどうかを決定 ツシユ40に記憶されたデータは、DASD16中 に記憶された対応するデータに等しい。次に30 4で、決定されたデイレクトリイ43のエントリ イ及びADEBレジスタ76の内容を削除すること によつて、キャッシュ40の決定されたばかりの 35 値57まで第2の走査が始まり、所与のDASD1 アドレス可能記憶領域が、割振りのために解放さ れる。次にループ300は終了し、通路282が とられて、割振ステップ284へ進む。もしMビ ツトがゼロなければ、マイクロプロセツサ31P は、ループ300を通つて、LRUリスト46の 40 次の「使用時点が最も古い」エントリイを指定す るように進行する。305で、Jカウンタ37へ 1が加えられる。306で、マイクロプロセツサ 3 1 P は、新しい J カウンタの値と、(N+1)

の値と比較する。N+1は、第1図の可用閾値4 9のすぐ上にあるLRUリスト46のエントリィ に対応する。MRU-MはLRU+(N+1)と同じ 値であることに注意されたい。」カウンタがN+ テップ302へ戻り、303のブランチによつて データが変更されていないことが決定されるか、 可用閾値49に達するまで、ループ300が反復 される。次に、307で、マイクロプロセッサ3 いくつかの無関連の機能を実行する。 ステップ 3 06から190へ戻つた時、キヤツシユ・ミスの 結果 (読出しであつても書込みであつても)、キ ヤツシユ40に記憶されるべきデータについて、 る (第9図)。 J カウンタ37がゼロの時、LRU 15 キャツシユ40内にスペースは割振られていな い。所望されたデータ転送は、キャツシユ40中 のデータがDASD16へ転送されるまで待たなけ ればならない。データのDASD 1 6への転送は、 変更されないプロツクを284で割振らせること

> キャツシユ・ミスが生じた後、又はタスク指名 ステップ190の定期的走査中に、キャッシュ4 0の中で変更されないデータ・ブロックが存在し なければ、記憶システム10は第10図の流れ図 は読出されるべきデータについて、キャツシュ4 0 中に利用可能なスペースを作るため、自由ブロ ツクを設定する上記の走査は、2つの大きな段階 で行なわれる。第1の段階は、放棄リストDL3 することである。第2の段階は、LRUリスト4 6 が最も使用時点の古いエントリイから可用閾値 49まで走査される。この走査でヒット(変更さ れたデータ)が生じると、そこからグループ化関 8上に記録されるべきデータ・ブロックの群が設 定される。DASD16は上記ヒットによつて決定 された、キャツシュ40の変更されているデータ を記憶する。

> 自由なリストがLRUリスト46の1部として 含まれている時、キャツシユ・ミスの後の検査は ステップ281を省略し、ステップ301を介し てループ300へ直接に進む。勿論、299の論 理入力は、種々の理由で生じてよい。

ここで第10図を参照すると、マイクロプロセ ツサ31Pは論理通路310をたどつて、なされ るべき作業を探す。311で、第2図の放棄リス ト38がエントリイを有するかどうかを検査され ば、312で、そのエントリイが取出される。そ れは、登録簿43のどのエントリイが削除される べきであるか(ステップ313)を決定し、かつ 指標値 (ADEBレジスタ76のINDEXフィール ド107)をFBLレジスタ79へ転送するため 10 されたマシン動作は十分な回数だけ実行された である。これらの動作は、キャッシュ40のため に自由ブロツクを作る。次に、マイクロプロセツ サ31Pは、LRUリスト46の走査のためにル ープ316及び330へ進むことができる。 ステ ップ314では、LDCBレジスタ62のCCRフィ 15 らデータを転送する必要はない。第9図のステッ ールド95及びMISSフィールド96が1ヘセツ トされる論理装置であるかどうか検査される。も しそのような論理装置であれば、マイクロプロセ ツサ31Pは論理コネクタ319を介して第9図 のステップ 2 8 4 へ進む。次いでステップ 2 8 4 20 リスト 4 6 中の部分 (Mビット) 4 7 が 1 である から294までが、LDCBレジスタに表示された CCRフィールド95に関して、記憶システム1 0の動作を完了する。この時点で、マイクロプロ セツサ31PはCCRフィールド95をクリアし 検査して、その指令がチャネル指令再試行の結果 として送られたかどうかを決定するからである。

ステップ311で、放棄リスト38にエントリ イがないか、314で、CCRフィールドをセツ ロプロセツサ31PはLRUリスト46を走査す るステップへ進む。315で、「カウンタ37を ゼロヘセットすることによつて、走査が開始され る。次にループ316が開始され、LRUリスト 9まで走査が実行される。ループ 3 1 6 は、 LRU+」に記憶された指標値によって指定され た登録簿43のエントリイを読出すステップを含 む。ループ316を最初に通る時のJカウンタは ゼロである。従つて、マイクロプロセツサ31P 40 を実行させる。 はLRUリストの使用時点が最も古いエントリイ を読出して、318でMフィールド124を調べ る。Mフィールドがゼロである時、328でJカ ウンタは1だけ増加される。次に321で、」カ

ウンタの値がN+1 (LRUリスト 4 6 で可用闘 値49のすぐ上にあるエントリイ)と比較され る。 JカウンタがまだN+1に等しくなければ、 ループ316が反復される。ループ316が完了 る。もし放棄リスト38の中にエントリイがあれ 5 すると、論理通路337がとられて、マイクロブ ロセツサ31Pはタスク指名ステップ190へ戻 される。この場合、LRU+0と可用閾値49と の間で指定された全てのデータ・プロツクは、変 更されたデータを有しない。即ち、第10図に示 か、他のアルゴリズムによつて、可用閾値4.9の 下にあるエントリイによつて表わされるキャッシ ユ40の全ての変更されたデータが、DASD16 へ転送されている。この場合、キャッシュ40か プ303で、新しい割振りによつて変更されない データ・プロックが発見されるからである。

第10図において、検査されている登録簿43 のエントリイのMフィールド124、又はLRU 時、走査中に書込ヒツトが起つている。次にマイ クロプロセツサ31Pは論理通路325をたど り、現在検査されているエントリイで指定された 装置について、書込待ち行列(WQ)127へ ない。なぜならば、それは次に受取られた指令を 25 LRU+ J の指標値を転送する。上記の装置は、 ADEBレジスタ76のフィールド108にあるD フイールドで指定されている。例えば、もし装置 D2がDフィールドに指定されていれば、対応す る書込待ち行列127は、ADEBレジスタ76の トされているLDCBレジスタがなければ、マイク 30 フィールド 1 0 7 から指標値を受取る。この時点 で、装置D2に対応するフラグ・カウンタ127 Fは、1だけ増加される。もし書込待ち行列が空 であつたならば、フラグ・カウンタは1の値を含 む。空でなければ、フラグ・カウンタは魯込待ち 46の最も使用時点が古い指標値から可用閾値 435 行列におけるエントリイの数を反映している。こ の指標値は、キヤツシユ 4 0 からDASD 1 6 へ転 送されるべき、最初の指定されたデータ・ブロッ クを表わす。ヒットの発生はループ316を終了 させ、マイクロプロセツサ31Pにループ330

> ループ330はLRUリスト46を走査する が、その走査はヒット位置(例えばLRU+1) からグループ化閾値57まで、又は最初に決定さ れたデータ・ブロツクとグループにすることがで

きる、適当な数のデータ・ブロックが決定される までである。キャツシユ40中でグループにする ことができるデータ・ブロックは、最初に決定さ れたデータ・ブロツクのCCP値(ADEBレジスタ を有するデータ・ブロックである。勿論、これら のデータ・ブロックは同一のアドレスされた装置 の中にある。

グループ化閾値57までの第2の走査は、ヒツ トがループ316で生じた時にのみ起る。それ 10 338で、マイクロプロセツサ31PはJカウン は、マイクロプロセツサ31PがJカウンタを1 だけ増加させるステップ331で始まる。第1図 の例では、走査されるべき次のLRUエントリイ は、LRU+2に対応する。従つて、登録簿43 のそのエントリイはADEBレジスタ76へ転送さ 15 指名ステップ190への通路337がとられる。 れる。次にマイクロプロセツサ31Pは、332 でMフィールド124を検査する。その値はゼロ に等しいから、マイクロプロセツサ31Pは論理 通路333をたどつて、ステップ331へ戻り、 ループ330を繰返す。もしMフィールド124 20 う1回のループ330が実行される。 がゼロでなければ、334でマイクロプロセツサ 3 1 PはADEBレジスタ 7 6 のCCP値、及び最初 に指定されたツデータ・ブロック(これは書込符 ち行列127にある)のCCP値とを検査する。 他の実施例としてマイクロプロセツサ31Pの中 25 マシン動作は、タスク指名ステップ190から論 にある作業レジスタへ、ADEBレジスタ76のフ イールド108で表わされた装置アドレスを含ま せ、現在のADEBレジスタフをのエントリイにお けるCCP値と、最初に指定されたデータ・ブロ ックのCCP値とを比較するようにしてもよい。30 6の数に等しいディジット位置を有するシフト・ 注意すべきは、CCP値が装置上の物理シリン ダ・アドレスを安わすことである。こうして、 DASD 1 6 内部の実際のディスク構成は、LRUリ スト46の走査を変更せず、またそれに影響を及 ぼさない。

もしシリンダ・アドレス(CCP値)が異つて いれば、論理通路333がとられ、ループ330 の次の走査が開始される。双方のデータ・ブロッ クが同一のシリンダにあれば、335で、マイク ロプロセツサ31PはLRU+(J+1) の指標値 40 ラグ・カウンタ127Fがゼロに等しい)、又は を書込待ち行列(WQ)127へ転送し、フラ グ・カウンタ127Fを増加させる。次に338 で、マイクロプロセツサ31PはWQ127を検 査し、CCP値を有するシリンダについて、8個

のエントリイがあるかどうか決定する。もし8個 のエントリイがあれば、キャツシユ40から DASD 16へ転送するためのデータ・ブロックの 完全なグループが決定されたことになる。ループ 76のフィールド108参照)に等しいCCP値 5 330の走査は不完全のままである。従つて、タ スク指名ステップ190への戻りが生じ、第11 図を参照して説明する書込符ち行列の走査が、グ ループ化されたデータの転送をスケジユールす る。もしグループ化が上限に達していなければ、 タ37の内容を検査し、その値をMRU-K(グ ループ化閾値57のすぐ上にある、LRUリスト 46のエントリイ)と比較する。もし比較が一致 すれば、それは第2走査の完了を意味し、タスク その時点で、転送されるべきデータ・ブロックが 1個だけであつてもよく、7個までのブロックが あつてよい。Jカウンタの値がまだMRUーKに 達していなければ、、通路333がとられて、も

> 第11図は、キャツシュ40に記憶されたデー タであつて、DASD 1 6 へ転送されるべきものを 探すため、睿込待ち行列127の全てを走査する マイクロプロセツサ31Pのマシン動作を示す。 理通路340を介して起動される。341で、検 査されるべき魯込符ち行列127を決定するた め、書込待ち行列カウンタ(WQK)127Kの 内容が検査される。WQK 1 2 7 Kは、DASD 1 レジスタとして処理される。1つのビットが1へ セツトされており、そのピット位置はどの書込符 ち行列が検査されるべきかを示す。1つの書込待 ち行列の検査が完了すると、1のビットが次のデ - 35 イジット位置へシフトされ、次の書込待ち行列の 検査が可能となる。このようにして、ラウンド・ ロビン式の待ち行列検査が実行される。

ループ342はフラグ・カウンタ127Fを検 査して、関連した書込待ち行列が空であるか(フ 非ゼロであつて1つ又はそれ以上のエントリイを - 指示するかどうかを決定する。343で、睿込待 ち行列カウンタ (WQK) 127Kに対応するフ ラグ・カウンター27Fが、制御ストア73から

取出される。フラグ・カウンタ127Fは344 で検査される。もしフラグ・カウンター27Fが ゼロであれば、345でWQK127Kが1だけ 増進される。346で、シフトされた値が、34 1で取出された初期値と比較される。もしそれら 5 MISSフィールドが1でなかつたために、キャツ の値が等しければ、走査は完了している。次にマ イクロプロセツサ31Pは、通路347をたどつ てタスク指名ステップ 190 へ戻る。比較が一致 しなければ、ステップ343-345が反復され る。フラグ・カウンター27Fがゼロでなけれ 10 ば、マイクロプロセツサ31Pは通路348をた どり、350で指定された装置が使用中であるか どうかを検査する。もし装置が使用中であれば、 その装置について作業はスケジュールされず、マ イクロプロセツサ31Pは論理通路351をたど 15 中に現われるDASD16への全ての書込みを完了 つて、ステップ343へ戻り、ループ342を実 行して走査を継続する。350で、もし装置が使 用中でなければ、352で、前述した手順を用い てICW連鎖が形成される。353で、形成され たICW連鎖がLKPレジスタ25を介してDACプ20351へ戻るのがよいかも知れない。 ログラム56Pへ転送され、そこで実行される。 次に354で、キャッシュ40からアドレスされ たDASD16へ、実際のデータ転送が起る。35 5で、本発明と無関連の事後転送動作が起る。3 5 8 で、第 1 図のLRUリスト 4 6 にあるMビッ 25 ダブタ 3 2 を通して受取られる。指令は 3 6 5 で ト(部分47)がリセツトされ、FBLレジスタ 79にあるエントリイは、DASD16へ転送され たばかりのデータ・ブロツクを含む、キャツシユ 40のアドレス可能データ記憶領域の指標値を受 取る。これは記憶システム10を準備して、30 ば、マイクロプロセツサ31Pは論理通路367 FBLレジスタ79に従つてキャツシュ40の中 でスペースを割振らせる。357で、LDCBレジ スタ62が検査され、CCRフィールド95及び MISSフィールド96が1ヘセツトされているか どうかが決定される。もしキャッシュ・ミスがあ 35 にアクセスし、RD (読出し及び放棄) フィール れば、358でFBLレジスタ79が読出され、 キャッシュ40で解放されたばかりのアドレス可 能記憶領域の1つの指標値が得られる。359 で、FBLレジスタ19が検査され、それが空で あるかどうか決定される。もしそれが空であれ 40 モード設定指令の実行を完了する。セット・ペー ば、エラーが生じている。即ち、ステップ358 は成功裡に実行されない。次にマイクロプロセツ サ31Pは、通路360をたどつて、エラー回復

手順へ進む。空でなければ、マイクロプロセツサ

3 1 P は、第 1 1 図の論理コネクタ 3 6 1 及び第 9図の論理コネクタ283を介して第9図の割振 ステップ284へ進む。もし357で示されるよ うに、LDCBレジスタのCCRフィールド及び シユ・ミスが生じて、書込待ち行列の走査が起ら なかつたのであれば、マイクロプロセツサ31P は、362で本発明と無関係の機能を実行し、タ スク指名ステップ190へ戻る。

代替方法として、マイクロプロセツサ31P は、書込符ち行列127の走査を完了するため、 ステップ362からループ342へ戻つてよい。 しかし、或る設計上の制限が存在する場合、マイ クロプロセツサ31Pにとつて、書込待ち行列の するのではなく、実行されるべき各種の作業を走 査するため、タスク指名ステップ190を使用す るのが適切であろう。他の設計の制限がある場合 には、ループ342を反復するため、直ちに通路

第12図は、例えば第1図のセツト・ページ・ パラメータ (SPP) 指令のようなモード設定型の 指令に対する、マイクロプロセツサ31Pのマシ ン動作を示す。このような指令は、チャネル・ア 第1図の「アドレス及び指令」評価器5.0によつ てデコードされ、366で、マイクロプロセッサ は、その指令がモード設定型の指令であるかどう かを決定する。もしモード設定型の指令でなけれ をたどつて、その指令を実行する。もしモード設 定型の指令であれば、368で、マイクロプロセ ツサ31PはCCW19 (第1図) のアドレス・ パイト20に関連した適当なLDCBレジスタ62 ド101をバイト22の値へセツトするととも に、SEQフィールド94及び100をセツトす る。本発明の実施に関する限り、アドレスされた 論理装置に対するLDCBレジスタ62の更新は、 ジ・パラメータ指令は、他の制御パラメータを含 んでよく、このような制御パラメータは、記憶シ ステム10の制御データ構造(制御ストア73に 置かれるのが望ましい)の中で更新されねばなら


ない。369で、マイクロプロセツサ31Pは、 通常の如くホスト11へ終了状況信号を送る。マ イクロプロセツサ31Pが追加の仕事を探してタ スク指名ステップ190に戻る前に、370で他 の機能を実行してよい。


### 図面の簡単な説明


第1図はホストへ接続された周辺データ記憶シ ステムを示す、本発明を含む論理図である。更 に、本発明を実施するに当つて使用されるチャネ 御リストが示される。第2図は周辺データ記憶シ ステムを制御するためプログラム化されたプロセ ツサを使用する、第1図のシステムの変更例を示 す論理ブロツク図である。第3図は第1図及び第 れる各種のデータ構造を示す図である。第4図は LRUキャツシュ置換(又はオーバレイ)基準を 使用するキャッシュ置換制御リストを示す図であ る。第5図はチャネル指令ワード及び内部指令ワ ムの動作を示す図である。第6図は読出指令を実 行するときのマシン動作流れ図、及び第1図及び 第2図に示された記憶システムのキャッシュ・ヒ ツト論理フローを示す図である。第7図及び第8 おいてバツキング・ストアから前面ストア(キャ ツシユ)ヘシーケンシャル・データを転送すると きのマシン動作流れ図(準備部分及び内部指令ワ ード部分を含む)である。第9図はキャッシュ・ る。第10図は非同期的喜込動作の書込グループ 化を示すマシン動作流れ図である。第11図はキ ヤツシュからDASDへ書かれる、グループ化され たデータの待ち行列走査を示すマシン動作流れ図 である。第12図はモード設定指令の実行を示す 35


マシン動作流れ図である。


10……階層周辺データ記憶システム、11… …ホスト、12~15……Ⅰ/O接続(チャン ル、サブチヤネル)、16 ······DASD、19 ······ 5 チャネル指令ワード (CCW)、20……アドレ ス・バイト、21……指令バイト、22……指令 終飾バイト、23……アドレス・バイト、24… …内部指令ワード (ICW)、2 5 ……リンケー ジ・ポート (LKP) レジスタ、26……指令バ ル指令、内部指令ワード、及びキャツシュ置換制 10 イト、27……指令修飾バイト、28……アドレ ス・パイト、30……システム・ストレージ、3 1……制御機構、32……チャネル・アダプタ、 33……データ回路、34……装置アダプタ、3 5 ……装置制御アタツチメント、37……Jカウ 2図に示された周辺データ記憶システムで使用さ 15 ンタ、38 ······放棄リスト (DL)、40 ·····キャ ツシユ、43……登録簿、44……ハツシュ回 路、45……分散指標テーブル、46……キャツ シュ置換LRUリスト、 4 7 ······· M (変更) ビ ツト部分、49……可用閾値、50……「アドレ ードを使用する、第1図及び第2図の記憶システ 20 ス及び指令」評価器 (ACE)、56……直接アク セス・コントロール (DAC)、57 ······グループ 化閾値、58……システム・ストレージ・アドレ ス・レジスタ (SSAR)、61 ····・・キャッシュ・ アクセス・コントロール (CAC)、**62……**論理 図は第1図及び第2図に示される記憶システムに 25 装置制御ブロック (LDCB) レジスタ、 6 3 ...... チヤネル制御ブロツク (CCB) レジスタ、69 ……待ち行列(Q)レジスタ、73……制御スト ア、75 ······他のプログラム、76 ······ADEBレ ジスタ、11……装置パツファ (DEVBUF) レ ミスに続く制御処理を示すマシン動作流れ図であ 30 ジスタ、78……パツフア・シーケンス・テーブ ル (BST)、79……自由ブロック・リスト (FBL)、31P……マイクロプロセツサ、50 P……ACEプログラム、56P……DACプログ ラム、BIP……CACプログラム。














F15 9

